用于存取存储器单元的方法及系统技术方案

本公开涉及一种用于读取存储器单元的方法，其包括以下步骤：将第一/第二/第三读取电压施加到多个存储器单元，其中所述第三读取电压具有相同于所述第一及第二读取电压的极性且至少施加到在所述第二读取电压的所述施加期间已被再编程为相反逻辑状态的存储器单元群组；检测响应于所述第一/第二/第三读取电压的施加而由所述多个存储器单元展现的第一/第二/第三阈值电压；及基于所述第一/第二/第三阈值电压，使第一或第二逻辑状态与所述多个存储器单元中的一或多个单元相关联。储器单元中的一或多个单元相关联。储器单元中的一或多个单元相关联。

【技术实现步骤摘要】
【国外来华专利技术】用于存取存储器单元的方法及系统


[0001]本公开涉及用于存取存储器单元且更特定来说，用于读取具有不同极性的存储器单元的方法及系统。

技术介绍

[0002]存储器装置用于许多电子系统中，例如移动电话、个人数字助理、膝上型计算机、数码相机及类似者。非易失性存储器在电源切断时保留其内容，这使其成为存储器装置中用于存储待在系统电源循环之后检索的信息的良好选择。
[0003]继续驱使更小且更具能量效率的装置已导致传统存储器装置的缩放问题。因此，存在对可潜在地规模小于传统存储器装置的存储器装置的当前需求。然而，规模小于传统装置的一些存储器技术可能经历相对较高错误率。
[0004]传统系统通常实施错误检测及校正机制以处置错误且防止系统崩溃、信息丢失或两者。然而，错误校正机制可能增加系统成本，占用存储器裸片上的空间，且增加用于从存储器准确地检索数据的时间量。对于用于具有高错误率的存储器系统的更大或更复杂错误校正系统来说，此类缺点可尤其显著。
[0005]因此，期望以简单方式降低存储器装置中的错误率，特别是减少读取错误。
附图说明
[0006]图1是说明可根据本公开读取的示范性存储器单元的示范性框图；
[0007]图2示意性地说明示范性存储器单元阵列的一部分；
[0008]图3示意性地说明运用存储器单元的负极性的单极性读取；
[0009]图4是展示由示范性存储器单元展现的较低及较高阈值电压的实验数据的曲线图；
[0010]图5A示意性地说明运用不同极性的单元的读取操作；
[0011]图5B是表示图5A的读取的效应的表；
[0012]图6A是说明响应于正极性读取而由多个存储器单元展现的阈值电压分布的曲线图；
[0013]图6B是说明响应于负极性读取而由多个存储器单元展现的阈值电压分布的曲线图；
[0014]图7示意性地说明根据本公开的实施例的存储器单元的读取序列；
[0015]图8A到8F是说明根据本公开的实施例的在读取序列期间由存储器单元展现的阈值电压分布的曲线图；
[0016]图9是说明根据本公开的实施例的读取序列的结果的表；
[0017]图10A是表示根据本公开的方法的步骤的流程图；
[0018]图10B是表示根据本公开的实施例的方法的步骤的流程图；及
[0019]图11展示包含根据本公开的存储器装置的系统的示意性框图。
具体实施方式
[0020]参考所述图式，本文中将公开用于存储器单元的改进读取的方法及系统。
[0021]非易失性存储器在电源切断时保留其内容，这使其成为用于存储待在系统电源循环之后检索的信息的良好选择。快闪存储器是一种类型的非易失性存储器，其可保留经存储数据且以非常快速存取时间为特性。此外，其可以块为单位擦除，而非一次擦除一个字节。存储器的每一可擦除块包括布置成行及列矩阵的多个非易失性存储器单元。每一单元耦合到存取线及/或数据线。可通过操纵存取线及数据线上的电压而编程及擦除单元。快闪存储器已建立完善且非常适合于大容量存储应用；然而，其性能不满足现今最苛刻的应用。例如3D交叉点(3D XPoint)存储器及自选择存储器(SSM)的新颖技术例如在存取时间及存取粒度方面具有更好性能(可以页、字或(原则上)甚至位粒度编程及读取数据)。运用缩放技术，在读取操作期间存取数据越来越具挑战性。
[0022]图1说明可根据本公开写入及读取的示范性存储器单元100的框图。
[0023]在图1中所说明的实施例中，存储器单元100包含在存取线104与106之间的存储材料102。存取线104、106将存储器单元100与写入到存储器单元100且读取存储器单元100的电路系统142电耦合。术语“耦合”可指代直接地或间接地物理、电及/或通信连接的元件，且可在本文中与术语“连接”互换地使用。物理耦合可包含直接接触。电耦合包含允许组件之间的电流量及/或信令的接口或互连件。通信耦合包含使组件能够交换数据的连接，包含有线及无线连接。
[0024]在一个实施例中，存储材料102包含展现记忆效应的自选择材料。自选择材料是能够在不需要单独选择器元件的情况下选择阵列中的存储器单元的材料。因此，图1将存储材料102说明为“选择器/存储材料”。如果用于存取存储器单元的电路系统可引起材料处于多种状态中的一者(例如，经由写入操作)且稍后确定经编程状态(例如，经由读取操作)，那么所述材料展现记忆效应。用于存取存储器单元(例如，经由读取及写入操作)的电路系统大体上称为“存取电路系统”，且下文参考存取电路系统143进行进一步论述。存取电路系统可通过引起存储材料102处于特定状态而将信息存储于存储器单元100中。存储材料102可包含例如硫属化物材料，例如Te
‑
Se合金、As
‑
Se合金、Ge
‑
Te合金、As
‑
Se
‑
Te合金、Ge
‑
As
‑
Se合金、Te
‑
As
‑
Ge合金、Si
‑
Ge
‑
As
‑
Se合金、Si
‑
Te
‑
As
‑
Ge合金，或能够用作存储元件及选择器两者的其它材料，以能够寻址特定存储器单元且确定存储器单元的状态为何。因此，在一个实施例中，存储器单元100是包含单个材料层的自选择存储器单元，所述材料层充当用于选择存储器单元的选择器元件及用于存储逻辑状态(即，与单元的给定极性相关的状态)的存储器元件两者。
[0025]在一个实施例中，存储材料102是相变材料。相变材料可跨介于完全非晶态与完全结晶态之间的整个能谱在大体非晶态与大体结晶态之间电切换。在另一实施例中，存储材料102并非相变材料。在其中存储材料102并非相变材料的一个实施例中，存储材料能够在不改变相的情况下在两个或更多个稳态之间切换。存取电路系统143能够通过施加具有特定极性的电压以引起存储材料102处于所要稳态而编程存储器单元100。
[0026]在一个此实施例中，编程存储器单元100引起存储器单元100“阈值化”或经历“阈值事件”。当存储器单元阈值化时(例如，在编程电压脉冲期间)，所述存储器单元经历引起所述存储器单元响应于后续电压(例如，具有特定量值及极性的读取电压)的施加而展现特
定阈值电压的物理变化。因此，编程存储器单元100可涉及施加给定极性的电压以引发编程阈值事件，此引起存储器单元100在相同或不同极性的后续读取电压展现特定阈值电压。在一个此实施例中，存储材料102是可通过引发阈值事件而编程的自选择材料(例如，非相变硫属化物材料或其它自选择材料)。
[0027]如下文进一步详细说明，在读取时此存储器单元的输出依据用于编程所述存储器单元的极性及用于读取所述存储器单元的极性而不同。例如，基于编程电压及读取电压两者的极性，存储材料本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于读取存储器单元的方法，其包括以下步骤：将第一读取电压施加到多个存储器单元；检测响应于所述第一读取电压的施加而由所述多个存储器单元展现的第一阈值电压；基于所述第一阈值电压，使第一逻辑状态与所述多个存储器单元中的一或多个单元相关联；将第二读取电压施加到所述多个存储器单元，其中所述第二读取电压具有相同于所述第一读取电压的极性；检测响应于所述第二读取电压的施加而由所述多个存储器单元展现的第二阈值电压；基于所述第二阈值电压，使第二逻辑状态与所述多个存储器单元中的一或多个单元相关联；将第三读取电压施加到所述多个存储器单元，其中所述第三读取电压具有相同于所述第一读取电压及所述第二读取电压的极性且至少施加到在所述第二读取电压的所述施加期间已被再编程为相反逻辑状态的存储器单元群组；检测响应于所述第三读取电压的施加而由所述多个存储器单元展现的第三阈值电压；及基于所述第三阈值电压，使所述第一逻辑状态或所述第二逻辑状态中的一者与所述多个存储器单元的所述单元中的一或多者相关联。2.根据权利要求1所述的方法，其中所述存储器单元在存储器单元处于所述第二逻辑状态时展现具有较高量值的阈值电压，及在所述存储器单元处于所述第一逻辑状态时展现具有较低量值的阈值电压，且其中基于所述存储器单元响应于所述经施加读取电压中的一者是展现较高量值阈值电压还是较低量值阈值电压来确定给定单元的逻辑状态。3.根据权利要求1所述的方法，其中所述第二读取电压仅施加到在所述第一读取电压的所述施加之后未被确定为处于所述第一逻辑状态的存储器单元。4.根据权利要求3所述的方法，其中所述第三读取电压仅施加到在所述第二读取电压的所述施加之后未被确定为处于所述第二逻辑状态且被编程为相反逻辑状态的存储器单元。5.根据权利要求1所述的方法，其中针对用第一极性编程的所述多个存储器单元的单元，所述第一阈值电压在第一范围内，其中针对用第二极性编程的所述多个存储器单元的单元，所述第二阈值电压在第二范围内，且其中所述第一范围及第二范围部分重叠。6.根据权利要求1所述的方法，其中所述第一读取电压低于处于所述第二逻辑状态的单元的预期最低阈值电压。7.根据权利要求6所述的方法，其中所述第二读取电压高于处于所述第一逻辑状态的单元的预期最高阈值电压。8.根据权利要求7所述的方法，其中在已在施加所述第二读取电压时再编程最初处于所述第二逻辑状态的存储器单元之后，所述第三读取电压高于最初处于所述第二逻辑状态的所述存储器单元的最高预期阈值电压。9.根据权利要求1所述的方法，其中所述第二读取电压的量值大于所述第一读取电压的量值。10.根据权利要求1所述的方法，其中所述第三读取电压的量值低于所述第二读取电压
的量值。11.根据权利要求1所述的方法，其中将所述第三读取电压选择为对应于在所述读取操作期间处于预定义状态的位的确定数目的电压，其中所述读取电压从起始电压增加，直到处于所述预定义状态的经计数位的所述数目达到预定值。12.根据权利要求1所述的方法，其中在预定等待时间之后将所述第三读取电压施加到所述单元。13.一种用于读取存储器单元的电路，其包括：存取电路，其经配置以：将第一读取电压施加到多个存储器单元；将第二读取电压施加到所述多个存储器单元，其中所述第二读取电压具有相同于所述第一读取电压的极性的极性；及将第三读取电压施加到所述多个存储器单元，其中所述第三读取电压具有相同于所述第一读取电压及所述第二读取电压的极性且至少施加到在所述第二读取电压的所述施加期间已被再编程为相反逻辑状态的存储器单元群组，感测电路，其经配置以：检测响应于所述第一读取电压的施加而由所述多个存储器单元展现的第一阈值电压；检测响应于所述第二读取电压的施加而由所述多个存储器单元展现的第二阈值电压；及检测响应于所述第三读取电压的施加而由所述多个存储器单元展现的第三阈值电压，其中所述存取电路进一步经配置以：基于由所述感测电路检测到的所述第一阈值电压，使第一逻辑状态与所述多个存储器单元中的一或多个单元...

【专利技术属性】
技术研发人员：U，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：