反向工作的晶体管偶合逻辑制造技术

反向工作的晶体管偶合逻辑电路，采用多晶肖特基或多晶二极管输入和多晶硅电阻或漏棚共接的多晶硅ＭＯＳ，棚接地的多晶硅ＭＯＳ作为负载，制作上采用等平面Ｖ形槽，垂直槽和空气隔离工艺，广泛采用自对准工艺，减少扩散和套刻次数，使晶体管管芯面积，结面结、结电容、Ｒｂｂ，ＲＣ时间常数很小，以提高电路的速度和集成密度，同时提高了管子和电路的成品率。（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】
在逻辑集成电路发展的初期，曾出现一种直接偶合晶体管逻辑(DCTL)电路。在DCTL中，晶体管的集电极输出直接与下一级晶体管基极输入相连，其基本单元是一个由晶体管和电阻组成的倒相器。如图1所示，单元中电阻R在前级晶体管截止时，为本级晶体管提供驱动电流，使之导通。而在前级晶体管导通时，为前级晶体管提供集电极电流。DCTL的结构虽然简单，但却存在着一些严重的缺点，其中最突出的是电流分配不均匀的问题(或称抢电流现象)。其次DCTL的输出逻辑摆幅也较低，如果在输入端引入噪声，容易引起基极电流的变化，造成电路的不稳定。近几年来随着集成电路技术的发展，研制成功集成注入逻辑(I2L)电路，其特征是(1)采用DCTL的电路型式，以一个负载和一个晶体管组成一个倒相器，使电路型式简单，元件少;(2)将普通集成电路中的晶体管集电区作为发射区，而将发射区作为集电区，由于DCTL具有所有晶体管发射区公共接地的特点，故在电路中各倒相管之间无需隔离，大大缩小了芯片面积;(3)以共基极接法的PNP恒流源代替DCTL中的扩散电阻，达到了降低功耗，缩小面积的目的。具有集成密度高、品质因子好、管芯面积小，制造工艺简单、成品率高、可与其它类型的集成电路制作在同一芯片上，并且能在低电压、低电流的情况下工作的优点。但是也存在一些缺点即速度较低，逻辑摆幅小，抗干扰性能差，并且当多块I2L电路集合在一起使用时，存在着电源的注入电流能否在各块电路中均匀分配的问题，等等。这些都将给电路的使用带来一定的麻烦。本专利技术就是在I2L电路的基础上，为克服I2L的缺点，在管子和负载的设计上作的新的改进。本专利技术的特征是A、分立晶体管制作是在同一设计规则下(1)采用反向共发射极背面接地结构;(2)采用埋层上扩外延基区;(3)采用NS或PS两种不同类型的肖特基收集极;(4)采用等平面，V形槽或垂直槽或空气隔离工艺，广泛实现引线洞自对准;(5)采用多晶硅基极和倒置金属或金属硅化物;B、电路的设计(1)采用多晶硅电阻作为负载;(2)采用多晶硅MOS作类似于CMOS的互补负载;(3)采用肖特基-多晶硅或多晶硅二极管作为输入增加逻辑功能。本专利技术采用了最佳的工艺设计，不仅可以缩短工艺流程，减少扩散和套刻次数，也为管心和电路的最小和最优化创造了条件。按照本专利技术的设计思想，可以制成10种不同的反向晶体管，四种负载，三种输入，四种隔离，以及组合成几百种不同的电路形式。下面以负载和晶体管相结合的形式说明本专利技术的工艺。A、十种电阻-反向晶体管直接偶合的逻辑电路1、采用等平面、V形槽或垂直槽的隔离工艺A-1、电阻-PNS肖特基抗饱和晶体管逻(R-PNSTL)R-PNSTL的等效电路图见图(2)a。现以R-PNSTL电路为例，介绍怎样用三种不同的隔离方法完成R-PNSTL的制作(1)等平面隔离工艺R-PNSTL的俯视图见图(2)b，工艺剖面图见图(2)C。a、埋层上扩基区工艺在约10-3Ω·cm的P+硅抛光片上面扩隐埋层，扩磷的浓度应低于P+衬底在外延前不会形成PN结，然后生长高阻N-外延层2～3μ，利用磷比硼扩散系数大的特征使外延层形成N-的上扩基区，基区杂质分布为表面淡(有利于形成肖特基收集极)，下面浓(有利于降低Rbb，提高充放电速度)，这种杂质分布在基区还可形成一个加速场，可提高管芯的特征频率fT，也可防止基区势叠穿通，提高BVceo和提高向上β，(上扩基区也可用外延后的注磷或注砷工艺替代)。b、等平面隔离工艺在外延片上先长600 SiO2，再长1500 Si3N4，光刻隔离区，去N、O后(等离子刻Si3N4后用BHF漂SiO2)，作侧壁局部氧化，要求SiO2厚度约为2μ，能将外延上扩基区完全隔离开。c、多晶硅工艺先光刻基区洞，去O、N、O，然后长5000 多晶硅，面注入磷调多晶硅的方块电阻，然后长约5000 低氧，刻去多晶电阻区以外的低氧，然后扩磷，让磷穿透多晶层一直进入外延基区并形成欧姆接触，最后光刻多晶硅条，N+多晶硅条可作多个分立晶体管的基极连线和横穿电源铝条的一次布线，以及连接电源条的欧姆接触(为了降低一次多晶硅布线的方块电阻，多晶硅也可用倒置金属或金属硅化物布线或铝条并联短路)，N-的面注磷区域则形成负载电阻。d、肖特基收集极工艺先在硅片上用一层聚酰胺酸(PA)然后在N2气氛保护下400℃亚胺化，然后在300℃下长上层PECVD-SiNH膜作为刻蚀聚酰亚胺(PI)的掩膜(也可用铝作为刻蚀PI的掩膜)然后刻收集极，电源和基极输入洞，先用氟等离子体将光刻胶的图形转移到PI膜上(或用氯等离子体将光刻胶的图形转移到Al掩膜上)，然后用氧等离子体刻PI和去O、N、O(多晶硅上的低氧应在第二次漂SiO2时才去净)，蒸Al刻Al合金后即完成整个R-PNSTL电路的制作。(2)V形槽隔离工艺，它适合于隔离较厚的外延层，它与等平面工艺不同之处是a、b两个步骤，其工艺剖面图见图(2)d。a、埋层上扩基区工艺在约10-3Ω·cm的P+(100)抛光片上面扩磷，其它要求同等平面隔离工艺。b、V形槽隔离工艺在外延片上先长600 SiO2再长1500 Si3N4光刻隔离槽要求线条与(110方向平行;去N、O后，用KOH或N2H4腐蚀V形槽至外延上扩基区隔开后即可停止腐蚀，然后作管子的侧壁局部氧化约2μ，它主要为了减小侧壁寄生电容和为以后的自对准工艺用。其它工艺步骤同等平面隔离。(3)垂直槽隔离工艺工艺剖面图见图(2)e，它适合于隔离较厚的外延层，其工艺过程与等平面隔离工艺类似，不同之处只是隔离的步骤bb在面扩磷埋层的外延片上先长600 SiO2再长1500 Si3N4光刻垂直槽要求槽宽约2μ，去N、O后利用反应离子各向异性刻蚀的特性，刻出垂直硅槽，直至外延基区之间能完全隔离后停止刻槽，然后作侧壁的局部氧化，使垂直槽完全为SiO2填满。此外，V形槽或垂直槽也可用选择性电泳玻璃粉的方法进行玻璃纯化和隔离。在PNST中肖特基收集极可用一般Al来完成，它具有收集极和嵌位二极管的双重功能，是肖特基抗饱和晶体管特例，在制作时具有工艺简单，扩散和套刻次数少，有利于实现引线洞自对准和卡边，因此具有管心面积小、结电容小，RC时间常数小、电荷存贮小、摆幅小、速度快等优点。多晶硅还可用Al或倒置金属或金属硅化物布线短路进一步降低引线的方块电阻。A-2电阻-NPS肖特基抗饱和晶体管逻辑(R-NPSTL)R-NPSTL的等效电路图见图(3)a，俯视图见图(3)b，工艺剖面图见图(3)c。R-NPSTL电路特性和制造工艺类似于R-PNSTL电路，不同之处是负电源-Vcc→正电源+Vcc，在NPST基区中的少数载流子为电子，比PNS中的空穴有更大的迁移率，因此速度更快。制造工艺不同之处是P+衬底→N+掺As衬底;扩P埋层→扩B埋层;N-上扩外延基区→P-上扩外延基区;多晶硅电阻的P注入→B注入;多晶硅连线由扩P→扩B，肖特基收集极由Al→Ti-Al。R-NPSTL电路同R-PNSTL电路一样，也可用等平面、V形槽或垂直槽隔离。A-3、电阻NPNS晶体管逻辑(R-NPNSTL)。R-NPNSTL的电路图见图(4)a，工艺剖面图见图(4)b。R-NPNSTL的电路特性和制造工艺类似于R-NPSTL电路，NPNSTL的收集本文档来自技高网...

【技术保护点】
反向工作的晶体管偶合逻辑，其特征在于：（１）采用多晶硅肖特基二极管输入；（２）采用多晶硅二极管ＰＳＤ输入；（３）采用多晶硅电阻作为负载；（４）采用漏栅共接的多晶硅ＭＯＳ或栅接地的多晶硅ＭＯＳ作类似于ＣＭＯＳ的互补负载。

【技术特征摘要】
1.反向工作的晶体管偶合逻辑，其特征在于(1)采用多晶硅肖特基二极管输入；(2)采用多晶硅二极管PSD输入；(3)采用多晶硅电阻作为负载；(4)采用漏栅共接的多晶硅MOS或栅接地的多晶硅MOS作类似于CMOS的互补负载。2.反向工作的晶体管偶合逻辑的制作工艺，其特征在于(1)采用分立等平面收集极自对准和基极洞自对准工艺;(2)采用侧壁...

【专利技术属性】
技术研发人员：张崇玖，
申请(专利权)人：张崇玖，
类型：发明
国别省市：32[中国|江苏]