沟槽栅多层外延超结MOS管及其制造方法技术

本发明专利技术涉及沟槽栅多层外延超结MOS管及其制造方法，在N型衬底的正面设有N型外延，在N型外延的正面设有P型体区，在P型体区上设有N型源区，在P型体区与N型源区上设有绝缘介质层，在绝缘介质层的正面设有正面金属，在N型外延与P型体区内设有P型柱，P型柱部分深入到N型衬底内，在绝缘介质层与部分P型体区内设有正面金属接触柱，正面金属接触柱的上下两端与正面金属以及P型柱相接；在P型体区与部分N型外延内开设有沟槽，在沟槽的侧面以及底面设有栅极氧化层，在栅极氧化层内设有栅极导电多晶硅。在相同面积下，本发明专利技术具有更低导通电阻；在相同导通电阻下，本发明专利技术具有更小的面积。本发明专利技术具有更小的面积。本发明专利技术具有更小的面积。

【技术实现步骤摘要】
沟槽栅多层外延超结MOS管及其制造方法


[0001]本专利技术属于微电子
，具体地说是一种沟槽栅多层外延超结MOS管及其制造方法。

技术介绍

[0002]目前，常规平面栅多层外延超结MOS管如图1所示，它包括N型衬底1、N型外延2、P型柱3、P型体区4、N型源区5、绝缘介质层6、正面金属7、栅极氧化层8、栅极导电多晶硅9与正面金属接触柱10，其中，栅极氧化层8与栅极导电多晶硅9均为平面型结构。

技术实现思路

[0003]本专利技术的目的是克服现有技术中存在的不足，提供一种在相同面积下具有更低导通电阻的沟槽栅多层外延超结MOS管及其制造方法。
[0004]按照本专利技术提供的技术方案，所述沟槽栅多层外延超结MOS管，包括N型衬底、N型外延、P型柱、P型体区、N型源区、绝缘介质层、正面金属、栅极氧化层、栅极导电多晶硅与正面金属接触柱；在N型衬底的正面设有N型外延，在N型外延的正面设有P型体区，在P型体区上设有N型源区，在P型体区与N型源区上设有绝缘介质层，在绝缘介质层的正面设有正面金属，在N型外延与P型体区内设有P型柱，P型柱部分深入到N型衬底内，在绝缘介质层与部分P型体区内设有正面金属接触柱，正面金属通过正面金属接触柱与P型柱电连接；在位于相邻P型柱之间的P型体区内开设有沟槽，沟槽的底部进入N型外延内，在沟槽的侧面以及底面设有栅极氧化层，在栅极氧化层内设有栅极导电多晶硅，栅极导电多晶硅通过栅极氧化层与N型外延、P型体区以及N型源区绝缘。
[0005]作为优选，所述N型源区中N型离子掺杂浓度大于N型衬底中N型离子掺杂浓度，N型衬底中N型离子掺杂浓度大于N型外延中N型离子掺杂浓度。
[0006]作为优选，所述P型体区中P型离子掺杂浓度大于P型柱中P型离子掺杂浓度。
[0007]所述沟槽栅多层外延超结MOS管的制造方法，该制造方法包括以下步骤：S1、提供N型衬底，在N型衬底的正面淀积外延单元层，在外延单元层内经光照掺杂注入低浓度N型杂质离子，形成N型外延单元层；S2、以光刻胶为阻挡，在N型外延单元层的部分区域中注入P型杂质离子；S3、连续做若干次淀积外延单元层及光照N型掺杂注入低浓度N型杂质离子步骤、注入P型杂质离子步骤，完成后，再做一次淀积外延单元层及光照N型掺杂注入低浓度N型杂质离子步骤，形成N型外延与P型柱；S4、P型柱推进、沟槽刻蚀、推进生成氧化层与多晶硅淀积，形成栅极氧化层与栅极导电多晶硅；S5、体区高浓度P型杂质离子掺杂注入、源区光刻、刻蚀、高浓度N型杂质离子掺杂注入及推进、硼磷硅玻璃淀积，形成P型体区、N型源区与绝缘介质层；
S6、孔层光刻、刻蚀、注入及推进、正面金属淀积、光刻及刻蚀，形成正面金属与正面金属接触柱，同时使得P型柱上端的P型离子掺杂浓度增大。
[0008]本专利技术与现有技术相比：在相同面积下，本专利技术具有更低导通电阻；在相同导通电阻下，本专利技术具有更小的面积。
附图说明
[0009]图1是经过步骤S1处理后的结构图。
[0010]图2是经过步骤S2处理后的结构图。
[0011]图3是经过步骤S3处理后的结构图。
[0012]图4是经过步骤S4处理后的结构图。
[0013]图5是经过步骤S5处理后的结构图。
[0014]图6是经过步骤S6处理后的结构图。
[0015]图7是现有技术中常规多层外延结构的结构图。
具体实施方式
[0016]下面结合具体实施例对本专利技术作进一步说明。
[0017]本专利技术的沟槽栅多层外延超结MOS管，如图6所示，包括N型衬底1、N型外延2、P型柱3、P型体区4、N型源区5、绝缘介质层6、正面金属7、栅极氧化层8、栅极导电多晶硅9与正面金属接触柱10；在N型衬底1的正面设有N型外延2，在N型外延2的正面设有P型体区4，在P型体区4上设有N型源区5，在P型体区4与N型源区5上设有绝缘介质层6，在绝缘介质层6的正面设有正面金属7，在N型外延2与P型体区4内设有P型柱3，P型柱3部分深入到N型衬底1内，在绝缘介质层6与部分P型体区4内设有正面金属接触柱10，正面金属7通过正面金属接触柱10与P型柱3电连接；在位于相邻P型柱3之间的P型体区4内开设有沟槽，沟槽的底部进入N型外延2内，在沟槽的侧面以及底面设有栅极氧化层8，在栅极氧化层8内设有栅极导电多晶硅9，栅极导电多晶硅9通过栅极氧化层8与N型外延2、P型体区4以及N型源区5绝缘。
[0018]所述N型源区5中N型离子掺杂浓度大于N型衬底1中N型离子掺杂浓度，N型衬底1中N型离子掺杂浓度大于N型外延2中N型离子掺杂浓度。
[0019]所述P型体区4中P型离子掺杂浓度大于P型柱3中P型离子掺杂浓度。
[0020]上述沟槽栅多层外延超结MOS管的制造方法，该制造方法包括以下步骤：S1、提供N型衬底1，在N型衬底1的正面淀积外延单元层，在外延单元层内经光照掺杂注入低浓度N型杂质离子，形成N型外延单元层，如图1所示；S2、以光刻胶为阻挡，在N型外延单元层的部分区域中注入P型杂质离子，如图2所示；S3、连续做若干次淀积外延单元层及光照N型掺杂注入低浓度N型杂质离子步骤、注入P型杂质离子步骤，完成后，再做一次淀积外延单元层及光照N型掺杂注入低浓度N型杂质离子步骤，形成N型外延2与P型柱3，如图3所示；S4、P型柱3推进、沟槽刻蚀、推进生成氧化层与多晶硅淀积，形成栅极氧化层8与栅
极导电多晶硅9，如图4所示；S5、体区高浓度P型杂质离子掺杂注入、源区光刻、刻蚀、高浓度N型杂质离子掺杂注入及推进、硼磷硅玻璃淀积，形成P型体区4、N型源区5与绝缘介质层6，如图5所示；S6、孔层光刻及刻蚀、高浓度P型杂质离子掺杂注入及推进、正面金属淀积、光刻及刻蚀，形成正面金属7与正面金属接触柱10，同时使得P型柱3上端的P型离子掺杂浓度增大。如图6所示。
[0021]本专利技术将原现有技术带有JEFT注入的平面栅，调整为沟槽栅结构。通过挖槽工艺使得R
jeft
变小并趋于0；沟槽栅形式的多层外延，可以有效的利用芯片面积，使相同面积下的芯片沟槽栅多层外延具有更低的导通电阻。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽栅多层外延超结MOS管，包括N型衬底（1）、N型外延（2）、P型柱（3）、P型体区（4）、N型源区（5）、绝缘介质层（6）、正面金属（7）、栅极氧化层（8）、栅极导电多晶硅（9）与正面金属接触柱（10）；在N型衬底（1）的正面设有N型外延（2），在N型外延（2）的正面设有P型体区（4），在P型体区（4）上设有N型源区（5），在P型体区（4）与N型源区（5）上设有绝缘介质层（6），在绝缘介质层（6）的正面设有正面金属（7），在N型外延（2）与P型体区（4）内设有P型柱（3），P型柱（3）部分深入到N型衬底（1）内，在绝缘介质层（6）与部分P型体区（4）内设有正面金属接触柱（10），正面金属（7）通过正面金属接触柱（10）与P型柱（3）电连接；其特征是：在位于相邻P型柱（3）之间的P型体区（4）内开设有沟槽，沟槽的底部进入N型外延（2）内，在沟槽的侧面以及底面设有栅极氧化层（8），在栅极氧化层（8）内设有栅极导电多晶硅（9），栅极导电多晶硅（9）通过栅极氧化层（8）与N型外延（2）、P型体区（4）以及N型源区（5）绝缘。2.如权利要求1所述的沟槽栅多层外延超结MOS管，其特征是：所述N型源区（5）中N型离子掺杂浓度大于N型衬底（1）中N型离子掺杂浓度，N型衬底（1）中N型离子掺杂浓度大...

【专利技术属性】
技术研发人员：廖巍，
申请(专利权)人：无锡紫光微电子有限公司，
类型：发明
国别省市：