带电流检测的输出驱动器电路制造技术

本发明专利技术提供了能用来确定转发器缓冲器是否是将总线驱动到低的唯一设备的输出驱动器电路。按照本发明专利技术，将通过转发器缓冲器的输出驱动器电路（３０）的电流与参照电流比较。如果该电流大于参照电流，则该输出驱动器电路３０（即转发器缓冲器）是将总线驱动到低的唯一输出。反之如果该电流小于参照电流，则该输出驱动器电路（３０）（并从而转发器缓冲器）不是将总线驱动到低的唯一设备。这一信息能在Ｉ＃＋［２］Ｃ转发器中用来确定转发器的适当响应并防止锁住条件。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电子学领域，而更具体地涉及方便使用I2C接口的设备的互联的装置。集成电路间(I2C)总线是Philips公司开发的工业标准总线接口，它允许集成电路通过简单的双向二线总线直接互相通信。基于I2C系统中的接口装置可通过将它们直接连接在这两条总线线路上来实现一条用于数据通信的串行数据线(SDA)、及一条用于设备之间的数据通信的控制与同步的串行时钟线(SCL)。附图说明图1示出具有一条通道(SDA或SCL)的I2C转发器1的框图。在典型的I2C总线中，与图1中相同的另一电路用在另一通道中(在本例中为SCL或SDA)。转发器1为通过电隔离两段及将来自一段的信号转发到另一段而允许二个I2C总线段分离的装置。各段具有线“或”类型。总线上的所有设备都是开路集电极/开路漏极器件并只能将总线驱动到低状态(大约0伏)。当没有设备将其驱动到低时，外部拉升电阻器将总线拉高(大约Vdd)。这一类型的转发器的主要缺点是它能锁住在低状态中。例如，如果将段A驱动到低，转发器1将通过缓冲器10将段B驱动到低。缓冲器10导致的段B上的这一低必须不导致缓冲器20将段A驱动到低；否则会出现锁住条件。并且不能将缓冲器20断开因为段B上的任何设备都能将段B驱动到低，在这一情况中缓冲器20必须将段A驱动到低。因此，存在着对能有效地确定诸如缓冲器10等转发器缓冲器是否是将总线驱动到低的唯一设备的系统的需求，以便防止任何锁住条件。本专利技术提供能用来确定转发器缓冲器是否是将总线驱动到低的唯一设备的输出驱动器电路。按照本专利技术，将通过输出驱动器电路的电流与参照电流比较。如果该电流大于参照电流，则该输出驱动器电路(并从而转发器缓冲器)是将总线驱动到低的唯一输出。反之，如果该电流小于参照电流，则该输出驱动器电路不是将总线驱动到低的唯一设备。I2C转发器中可利用这一信息来确定转发器的适当响应并防止锁住条件。按照本专利技术的第一实施例，提供了连接到总线上的输出驱动器电路。该电路包括连接在总线上的第一输出驱动器；用于生成参照电流的第二输出驱动器；及连接在第一与第二输出驱动器上、用于将流经第一输出驱动器的电流与参照电流比较来确定是否存在驱动总线的外部设备的比较器。按照本专利技术的第一实施例的一个方面，第一输出驱动器包含第一电阻器与第一晶体管，而第二输出驱动器包含第二电阻器与第二晶体管。按照本专利技术的第一实施例的另一方面，第一电阻器的值稍大于第二电阻器而第一与第二晶体管基本上相同。按照本专利技术的第二实施例，提供了连接到总线上的输出驱动器电路。该电路包括包含第一与第二路径的并联电路，第一路径用于连接到总线上；与该并联电路串联的晶体管；以及连接在第一与第二路径上、用于比较流经这两条路径的电流来确定是否存在驱动总线的外部设备的比较器。按照本专利技术的第二实施例的一个方面，第一路径包含第一与第二电阻器，而第二路径包含第三与第四电阻器。按照本专利技术的第二实施例的另一方面，第一路径为低阻抗路径而第二路径为高阻抗路径。此外，将第一、第二、第三与第四电阻器定标为当存在着驱动总线的外部设备时，使比较器检测到流经这两条路径的电流之间的预定的差。通过参照下面结合附图所作的描述及权利要求，本专利技术的其它目的与成就连同更全面的理解将成为清楚与了解的。参照附图进一步详细地及用示例方式说明本专利技术，其中图1示出具有一条通道的标准I2C转发器的框图；图2说明按照本专利技术的第一实施例的输出驱动器电路；图3示出图2的输出驱动器电路连同附加设备；图4说明按照本专利技术的第二实施例的输出驱动器电路；以及图5示出图4的输出驱动器电路连同附加设备。所有的图中，相同的参照数字指示类似或对应的特征或功能。图2说明按照本专利技术的第一实施例的输出驱动器电路30。电路30是缓冲器(如图1中的缓冲器10或20)的输出级。VoutA对应于图1中总线段A上的电压。在缓冲器10的情况中，VoutA对应于图1中总线段B上的电压。图2中，电路10包括输出驱动器32、复制驱动器34、及诸如运算放大器形式的比较器36。输出驱动器32包含漏电阻器R1及NMOS晶体管Q1。复制驱动器34包含略小于R1的漏电阻器R2及等于Q1的NMOS晶体管Q2。复制输出驱动器34用于生成参照电流，如下面将讨论的。当晶体管Q1与Q2(在节点gt1上)的门电压变高时，两个晶体管导通而将它们的输出拉低。当输出变低时，各晶体管的漏源电压变成小于门源电压而进入工作的线性区，从而其作用像电阻器。由于晶体管Q1与Q2是相同的并具有相等的门源电压，它们将趋于具有相同的作用及相等的电阻值。随着漏源电压下降而这一电阻器的作用改进。因此，假定两个晶体管的电阻值是相等的，如果它们具有相同的负载则通过晶体管Q1与Q2的电流相等。晶体管Q1的负载为R1与Rx1而晶体管Q2的负载为R2与Rx2。负载电阻器Rx1与Rx2选择为相等的。通过选择R2＜R1，略为不同的电流将流经晶体管Q1与Q2。这一电流差是作为跨越晶体管R1对地与R2对地的电压差测定的。当输出驱动器电路30是将总线驱动到低的唯一设备时，R1见到的电压VoutA将大于R2上的电压VsamA。这一电压差是由比较器36检测的。从而，当节点gt1变高时，比较器36的输出也变高，表示输出驱动器电路30(即缓冲器)是驱动总线的唯一输出设备。如果由于图3中所示的附加设备50而输出驱动器电路30不是将总线驱动到低的唯一设备，则较少的电流流经R1而在R1见到的电压VoutA小于R2上的电压VsamA。这一电压差也是由比较器36检测的。将由总线上共用电流引起的R1上的电压改变用来确定输出驱动器电路30(并从而转发器缓冲器)是否是驱动总线的唯一设备。从而，在图3中，当节点gt1变高而节点gt3仍为低时，它指示输出驱动电路30(即缓冲器)是将总线驱动到低的唯一设备而比较器36的输出为高。当节点gt1与gt3两者都变高时，它指示还有附加设备50将总线驱动到低，并且比较器36的输出变低。图4示出按照本专利技术的第二实施例的输出驱动器电路60。与电路30一样，电路60是缓冲器(诸如图1中的缓冲器10或20)的输出级。类似地，在缓冲器20的情况中，VoutA1对应于图1中总线段A上的电压。在缓冲器10的情况中，VotuA1对应于总线段B上的电压。图4中，电路60包括并联电路62、NMOS晶体管Q4及比较器66。并联电路62包含两条路径路径1与路径2。在这两条路径中分流流经晶体管Q4的电流。比较器66以电压降的形式比较流经这两条路径的电流来判定输出驱动器电路60(即缓冲器)是否是将总线(即VoutA1)拉低的唯一设备。当晶体管Q4导通时，Q4的漏电流便是通过两条路径的电流之和。路径1为包含电阻器R1a与R1b的低阻抗路径。路径2为包含电阻器R2a与R2b的高阻抗路径。在特定的实例中，R1a与R1b各具有20ohm的值，而R2a与R2b各具有10kohm的值。路径2中的电阻器的值不必相等来为比较器66建立固定的电压偏移。以这一方式，当输出驱动晶体管Q4导通且输出驱动器电路60(即缓冲器)是将总线驱动到低的唯一设备时，通过R1a的电流等于通过R1b的电流并设定R1a上的电压级VsamA1。由于通过R2a的电流永远等于通过R2b的电流，可将这两个电阻器标定为使得R2a上本文档来自技高网...

【技术保护点】
一种用于连接总线的输出驱动器电路（３０），包括： －连接到总线上的第一输出驱动器（３２）； －用于生成参照电流的第二输出驱动器（３４）；以及 －比较器（３６），连接在第一与第二输出驱动器上，用于比较流经第一输出驱动器的电流与参照电流来确定是否有驱动总线的外部设备。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：PH安德雷斯，AS安德森，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]