差分性能的单端通道校正制造技术

在自动测试系统中，一种用于消除驱动器电路偏移的技术，其允许差分信号在位于或接近它们的５０％－点处相交。分别连接到测量电路的第一和第二输入的第一和第二驱动器电路，每个电路产生向ＤＵＴ传播的边沿，并且，当它到达位于ＤＵＴ的不匹配负载时，反射回来。对所述每个测量电路的输入，所述测试系统测量边沿和它反射之间的时间间隔。将可变延迟电路设置为与所述每个驱动器电路串联。响应于测得的时间间隔，所述测试系统调整可变延迟电路，以确保来自所述第一和第二驱动器电路的信号在基本上相同的时间到达ＤＵＴ。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及电子的自动测试装置。本专利技术特别涉及单端信号的消除偏移(deskewing)线对，从而它们能够被用作测试不同组件的差分信号。
技术介绍
自动测试装置(ATE)在半导体器件制造中扮演着重要的角色。通常制造者使用自动测试装置—或“检测器”—以检验薄片半导体器件的工作和制造过程的包装器件阶段。制造者也使用ATE以诸如速度的各种技术指标将各种器件分级。然后，标记零件，并按照它们测试的性能级别将它们售出。附图说明图1说明了高度简化的ATE系统。如图1所示，主计算机118经过一般表示为110a-110e的多个管脚电子通道(pin electronicschannels)，运行用于测试DUT 122的测试程序。每个管脚电子通道有I/O终端(120a-120e)用于连接每个对应通道到DUT 122。典型地，每个管脚电子通道包括驱动器电路112、检测器电路114、和通道附加电路116(channel overhead circuitry)。通道附加电路116执行许多功能。通常它包括DACs(数字模拟转换器)，其用于驱动器电路112建立驱动电平，和DACs，其用于检测器电路114建立阈值电平。它也控制驱动器电路112及时地在精确控制的瞬时应用信号边沿，和控制检测器电路114，以及时地以精确控制的瞬时采样输入信号。通道附加电路116包括存储器，其用于通过驱动器电路112，来存储用于DUT的数字向量，和用于存储由检测器电路114采样的数字状态。ATE系统通常关注精确地产生单端信号。然而，我们认识到也有精确地产生差分信号的需要。单端信号通过提供参照接地的一个信号来传输数字逻辑，与单端信号相相反，差分信号按照两个互补信号的差来传输数字逻辑，其中两个信号均是不接地的。ATE系统通常使用产生差分信号的单端硬件。按照这一技术，测试系统利用了成对的驱动器，来产生按照互补变化的单端信号。为了提供足够精确的计时信号，必须使单端信号在位于它们应用于的DUT的位置，位于或接近各自50％的点处相交(cross)。为满足这些要求，测试器必须紧紧地控制计时偏移。常规的测试系统利用了减少单端通道之间的计时偏移的过程。这些过程通常涉及调整可变延迟线，来使不同的驱动信号，在基本上相同的时间到达DUT的节点。这些方法的一实例是授与美国马萨诸塞州波士顿的Teradyne，Inc公司的公开的美国专利4660197，题目是“同步多个通道电路测试器的电路”。我们已经认识到，用于减少偏移(或“消除偏移”)(deskewing)的常规方法遇到的问题是小量但显著的误差。例如，常规的消除偏移的方法利用通道检测器，用于测量该通道对应的驱动器的延迟。我们已经发现，不同检测器之间的小量的阈值电平差引入了计时误差，该误差影响消除偏移的精确性。因为驱动器边沿有固定的斜率，因此在阈值电平中的误差转换为计时误差，使检测器误报驱动器边沿出现的时间。另外，检测器电路本身也有偏移(skew)。尽管多数测试系统提供了消除偏移检测器的过程，但是检测器之间的偏移残余量添加到了驱动器的偏移中，因此降低了驱动器精度。这些误差的组合可能是足够大，以至不能保证由驱动器产生的差分信号在位于或接近于它们的50％的点处相交。专利技术概述在上述背景下，本专利技术的目的是以比使用常规技术更为精确地减少用于产生差分信号的单端信号之间的计时偏移(timing skew)。为了达到上述的目的、其它目的以及优点，将测量电路连接到第一和第二驱动器电路的输出。该测量电路包括连接到第一驱动器电路输出的第一个输入和连接到第二驱动器电路输出的第二输入。使用第一和第二驱动器电路中的每个电路来产生边沿。来自驱动器的边沿向DUT上的非终端负载和测量电路传播，在该测量电路，它们使测量电路的第一和第二输入中的每个输入产生第一电压阶跃。当这些边沿在DUT遇到各自的非终端负载时，它们反射回到测量电路，在该测量电路它们使第一和第二输入中的每个输入产生第二电压阶跃。然后，测量该测量电路的两个输入的第一和第两电压阶跃之间的时间差。对应于该时间差，将第一和第二驱动器电路中的至少一个电路的延迟调整到基本上等于从第一和第二驱动器电路到DUT的边沿的到达时间。因为一个电路(例如测量电路)测量来自两个驱动器的延迟，因此消除了与使用两个检测器电路相联系的误差，并且得到更精确的结果。附图简述从肯定的描述和绘图中，本专利技术其他的目的，优点和新颖的特征将变得显而易见，其中图1是常规ATE系统的简化部分的方框图；图2是本专利技术可以实现的数字通道的简化部分的方框图；图3是表示按照本专利技术的用于差分应用的消除偏移的驱动器电路过程的流程图； 和图4是表示与使用图2的数字通道来消除偏移的驱动器电路有关的各种波形的计时图。优选实施例的描述拓扑结构图2表示按照本专利技术构建的用于自动测试装置的数字通道200的拓扑结构。如图2所示，第一和第二驱动器210和212经过到DUT的第一和第二节点的、标记为DUT HI和DUT LO的、各自的传输通路，来提供单端输出信号。图2的DUT类似于图1的DUT 122，图2的传输通路类似于图1的信号通路120a-120e。可变延迟电路224和226延迟从第一和第二驱动器210和212到DUT信号的通过。另外，可变斜率电路(variable slew rate circuit)228和230改变由驱动器电路产生的驱动器信号的斜率(slew rate)。为精确地消除来自驱动器210和212信号的偏移，优选地，它们的斜率和它们到DUT的延迟应该是匹配的。如图2所示，数字通道200包括第一和第二单端比较器214和216。这些比较器的输入分别地连接到驱动器210和212的输出。优选地，比较器214和216中的每一个比较器提供两个可编程的阈值，并作为常规窗口比较器(window comparator)。图2也示出了差分比较器218。差分比较器218比较两个输入信号(标记为“A”和“B”)与两个预定阈值之间的差值，以产生输出信号。该输出信号表明信号A和B与其阈值之间的差值的相对值。因此，差分比较器218的工作方式类似于位于常规窗口比较器后的常规模拟差分放大器。差分比较器基本上以独立于其输入处的共模电压进行工作。优选地，差分比较器218包括锁存器，其用于使其输出状态保持恒定，直到可编程的计时信号发出之时为止。能够改变计时信号的位置，以便及时地在不同的瞬间检查差分信号。测试系统在数据捕获存储器222内存储来自差分比较器218的锁存的输出信号，其中可以通过测试程序有效地读出它。图2也说明了共模比较器220。该比较器是类似于在美国专利申请09/525，557中公开的那种，题目是“用于自动测试装置的具有共模比较器的检测器”，引入此处作为参考。如同差分比较器218，共模比较器接收来自于驱动器210和212的输入信号A和B。共模比较器220监测它们的共模或平均值，而不是监测它们之间的差。共模比较器220比较信号A和B的平均值与可编程的阈值，以产生输出信号。因此，共模比较器220的工作方式类似于连接到常规窗口比较器的常规平均电路(averaging circuit)。优选地，在一个专用集成电路(ASIC)内制造图2所示的电路。也可以使用包括多个ASICs和分散组件的其本文档来自技高网...

【技术保护点】
一种消除第一和第二驱动器电路偏移的方法，该驱动器电路用于以在其构成的组件之间的相对低的计时偏移，来产生差分信号，所述方法包括以下步骤： （Ａ）从第一和第二驱动器电路中的每个电路，产生一个传播到各自不匹配负载的边沿； （Ｂ）在测量电路的第一输入，接收来自第一驱动器电路的边沿，在测量电路的第二输入，接收来自第二驱动器电路的边沿，每个边沿包括：对应于步骤Ａ所述的第一电压阶跃和对应于来自各自不匹配负载的反射的第二电压阶跃；和 （Ｃ）对测量电路的第一和第二输入中的每个输入，测量第一和第二电压阶跃之间的时间差。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：肖恩P亚当，威廉J鲍赫斯，
申请(专利权)人：泰拉丁公司，
类型：发明
国别省市：US[美国]