动态电路制造技术

本发明专利技术公开了一种动态电路，其包括：动态结点；用于根据对多个输入信号的逻辑求值的结果而改变动态结点充电状态的求值电路；控制电路，用于输出控制信号，该控制信号的逻辑电平根据由求值电路的复制电路执行的逻辑求值的结果而变化；以及用于接收来自控制电路的控制信号以及外部控制信号，以根据该控制信号控制动态结点初始化的开始和结束的初始化电路。

【技术实现步骤摘要】

本专利技术涉及一种动态电路，并尤其涉及一种用来减少构成动态电路的晶体管级数(number of stacks)的技术。在当前现有的半导体集成电路中，主要通过互补金属氧化物半导体(CMOS)电路实现的静态电路得到了广泛应用。在CMOS电路中，如果输入不变则输出保持不变，并且仅由于微小泄漏分量和在数值转换时发生的有源分量会导致电流消耗。因此，CMOS电路的优点在于电流消耗相对较小。而CMOS电路的缺点在于当电路高速工作时功率延迟积(power delay product)相对较大。通常，CMOS电路具有用于执行所需操作的函数的逻辑运算的独立电路，即，赋值函数f及其互补函数f*。函数f和f*一般分别由NMOS晶体管和PMOS晶体管构成，并且产生于各函数的信号被传输给下一级函数，从而实现电路操作。因此，在由成对电路构成一个函数的CMOS电路中，电路规模和信号输入负载相对较大。具体地，由于PMOS晶体管和NMOS晶体管之间载流子迁移率的差异，PMOS晶体管必须具有约NMOS晶体管两倍的尺寸，因此输入负载的增加非常明显。这种问题并非仅存在于CMOS电路中，其同时普遍存在于包括差分级联电压开关逻辑(DCVSL)等一起构成的静态电路中。众所周知，动态电路具有补偿静态电路缺点的电路结构(例如，参见美国专利号5,532,625(图3))。通常，在动态电路中，需要通过初始化函数g来初始化输出的阶段和通过实施的函数对输入求值的阶段，即，求值函数f以时分方式工作。使用求值函数f和初始化函数g的操作分别被称为求值操作和预充电操作。产生信号且通过求值函数传输该信号，并且下一级中的函数执行预充电操作和求值操作，从而实现电路操作。这样，在动态电路中，只需要对一个函数增加初始化函数，电路规模和信号输入负载相对较小。具体地，由于采用时钟信号执行初始化操作，输入负载仅取决于求值函数f并因此减少到CMOS电路规模的大约1/3。为了允许动态电路的低压操作，必须减小构成动态电路的各晶体管的阈值电压。但是，为了降低泄漏，阈值电压优选应该相对较高。因而，由于低电压操作和低泄漏的需求相互矛盾，因此为了同时满足这两个需求必须减少串连连接的晶体管级数。为此，随着制造工艺的小型化，在动态电路中实现多级逻辑(求值电路)变得非常困难。此外，由于存在泄漏现象，具体地，设计保持动态结点电压的保持器电路已经变得非常困难。为了解决该问题，在某些技术中，省略了否则要与求值电路串联连接的求值控制晶体管，从而减少级数，并对动态结点的预充电进行脉冲控制以防止流过不需要的直通电流(例如，参照美国专利No.5,825,208(图5))。在存在两级或者多级并且存在求值控制晶体管的情况下，可能会伴随电荷共享而产生噪声。具体地，在多米诺电路中可能会出现电荷共享，在该电路中设置多级以实现与(AND)逻辑。通常，通过设置向动态结点提供电荷的电路而抑制电荷共享(例如，参照美国专利No.5,483,181(图3))。动态电路基于单向转换工作。因此，在包括该动态电路的多级连接的多米诺电路中，无法以简单方式处理负逻辑。作为通过多米诺电路处理负逻辑的技术，已公开的技术为双逻辑结构和反向逻辑结构，在双逻辑结构中通过与正逻辑的逻辑对偶关系产生负逻辑(例如，参照美国专利No.5,389,835(图1))，在反向逻辑结构中，通过讲动态电路的输出反向而强制产生负逻辑(例如，参照美国专利No.5,402,012(图1))。如上所述，级数随着求值控制晶体管的存在而提高并且可能产生电荷共享。上述用于减少电荷共享的技术会带来增加电路规模的问题。设置求值控制晶体管除了增加级数以外，还会产生如下问题。假设求值电路由并联连接的晶体管构成，例如，如果其中之一晶体管为ON状态，则形成在该晶体管和求值控制晶体管之间的电容冗余地增加为动态结点的寄生电容，导致在预充电操作和求值操作期间流动冗余电流。在为了省略求值控制晶体管而执行脉冲控制预充电的技术中，需要确保响应于操作条件的脉冲宽度和动态结点的电容。具体地，当采用延迟缓冲器保证脉冲宽度时，必须提供足够大的延迟量余量以保证即使在最差情况下也能够执行预充电。但是这样会增加电路开销。从预充电开始到动态结点的电压到达预定电平所需的时间依赖于预充电电路的驱动能力以及动态结点的电容。更具体地，如果预充电电路的驱动能力较高或者动态结点的电容较小，则能够相对较快的完成预充电，而如果预充电电路的驱动能力较低或者动态结点的电容较大，则完成预充电所需的时间相对较长。通常，由于动态结点具有通过线电容和晶体管源漏电容代表的寄生电容，因此动态结点的电容会不断变化。同时，预充电电路的驱动能力也不断变化。考虑到这一点，在脉冲控制预充电中很难确定最优的脉冲宽度。通过不必要的长脉冲宽度，如果在预充电期间满足逻辑条件则会流过直通电流。在上述多米诺电路中处理负逻辑的过程中，在双逻辑结构的情况下，即通过基于单向转换的信号执行正逻辑和负逻辑的情况下，即使在输入信号结束前开始预充电也不会发生误操作。换句话说，在双逻辑结构中，电路基于求值操作而工作，并且因而预充电开始时间和输入信号结束时间之间的限制相对放的较宽。但是，双逻辑结构具有如下缺点。由于必须提供互为逻辑对偶关系的两个求值电路，因此电路规模会增加。此外，两个求值电路其中之一为不会出现故障的与(AND)逻辑，这需要多个晶体管串联连接。因此，在双逻辑结构中，无法解决多级问题。例如，在5-输入或(OR)逻辑的实施中，作为其双逻辑，5-输入AND逻辑是必不可少的。具体地，如果通过电路结构限制级数，则很难设计多输入AND逻辑。同时，在仅通过将动态电路的输出反向而获得负逻辑的反向逻辑结构的情况下，解决了增加电路规模的问题。但是，为了保证基于双向转换的操作，必须确保在输入信号结束前完成预充电。为此，求值控制晶体管必不可少。因此，在反向逻辑结构中，预充电开始时间和输入信号结束时间之间的限制非常严格。具体地，可分配用于建立和逻辑传输的时间为在从用于预充电控制的时钟信号周期中减去时钟脉冲相位差余量后剩余的差值。换句话说，由于时钟脉冲相位差而导致在一个周期内的逻辑传输时间减少。具体地，在高频操作中，即当时钟周期变短时，仍然很难降低时钟脉冲相位差，从而导致很难实现高速操作。此外，仍然需要晶体管的串联连接以实现多输入AND逻辑，并且因此仍需要解决多级问题。
技术实现思路
本专利技术的目的在于提供一种动态电路，在该电路中通过省略求值控制晶体管而减少晶体管级数并抑制伴随省略该求值控制晶体管而在初始化操作期间出现的直通电流。本专利技术的另一目的在于提供一种放宽动态结点的初始化和输入信号的求值之间的时间限制的动态电路。本专利技术的动态电路包括可充电的动态结点；用于对多个输入信号执行逻辑求值并且基于求值结果改变该动态结点充电状态的求值电路；控制电路，其具有求值电路的至少部分的复制电路，并输出其逻辑电平随着通过复制电路执行的对于多个输入信号的至少部分的逻辑求值的结果而变化的第一控制信号；以及用于从控制电路接收第一控制信号并从外部接收第二控制信号的初始化电路，如果第二控制信号从第一逻辑电平转换为第二逻辑电平则开始该动态结点的初始化，而如果第一控制信号从第一逻辑电平转换为第二逻辑电平，则停止该动态结点的初始化。根据本文档来自技高网...

【技术保护点】
一种动态电路，包括：　　　　可充电的动态结点；　　　　对多个输入信号执行逻辑求值以及基于求值结果改变动态结点的充电状态的求值电路；　　　　控制电路，其具有至少部分求值电路的复制电路并输出第一控制信号，该第一控制信号的逻辑电平随着通过复制电路执行的对于多个输入信号的至少部分的逻辑求值的结果而变化；以及　　　　用于从控制电路接收第一控制信号并从外部接收第二控制信号的初始化电路，如果第二控制信号从第一逻辑电平转换为第二逻辑电平，则开始动态结点的初始化，而如果第一控制信号从第一逻辑电平转换为第二逻辑电平，则停止该动态结点的初始化。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：屉川幸宏，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]