一种基于TGV工艺的小型化滤波器设计方法技术

本发明专利技术公开了一种基于TGV工艺的小型化滤波器设计方法，涉及小型化滤波器技术领域，包括滤波器本体，所述滤波器本体包括电感和电容拆分结构，所述电容拆分结构包括电容，主要包括以设计步骤：S1、组装时，将电容融合到电感中去并根据需要将大电容拆分放置；S2、对两个电感之间的位置和方向进行调节，两个电感为L1和L2；S3、在两个电感之间的角度进行改变时，对耦合系数进行计算。本发明专利技术利用TGV电感之间不同的摆放位置可以调整两个电感之间的耦合特点，在设计时根据需要控制各电感之间的耦合，并利用在版图布局时电容对TGV电感影响很小的特点将电容拆分融合到电感区域，进而设计生产出小型化、高性能的IPD滤波器。高性能的IPD滤波器。高性能的IPD滤波器。

【技术实现步骤摘要】
一种基于TGV工艺的小型化滤波器设计方法


[0001]本专利技术涉及小型化滤波器
，尤其涉及一种基于TGV工艺的小型化滤波器设计方法。

技术介绍

[0002]IPD滤波器由于其工艺特点，电感在整个版图中占据绝大多数的面积，由于IPD平面电感的特点随着面积的减小必然需要减小电感走线宽度及空心率，这样就造成电感损耗偏大、电感Q值也变差，这就给IPD无源器件的小型化提高了难度，另外现阶段对滤波器的电性能要求越来越高，对IPD器件更是一种挑战。
[0003]由上所述，为此我们设计出了一种基于TGV工艺的小型化滤波器设计方法来解决以上问题。

技术实现思路

[0004]本专利技术的目的是为了解决现有技术中存在的缺点，而提出的一种基于TGV工艺的小型化滤波器设计方法。
[0005]为了实现上述目的，本专利技术采用了如下技术方案：
[0006]一种基于TGV工艺的小型化滤波器设计方法，包括滤波器本体，所述滤波器本体包括电感和电容拆分结构，所述电容拆分结构包括电容，主要包括以设计步骤：
[0007]S1、组装时，将电容融合到电感中去并根据需要将大电容拆分放置；
[0008]S2、对两个电感之间的位置和方向进行调节，两个电感为L1和L2；
[0009]S3、在两个电感之间的角度进行改变时，对耦合系数进行计算，得出两个电感之间的耦合系数K；
[0010]S4、对步骤S2中不同方式摆放下的两个电感之间的耦合系数K进行对比，得出最大的耦合系数K～；
[0011]S5、根据最大的耦合系数K～来确定两个电感之间的最终摆放位置。
[0012]优选的，所述滤波器本体包括高阻硅、玻璃、砷化镓材料中的一种或多种，所述滤波器本体为3D inductor工艺制成。
[0013]优选的，所述步骤S3中，两个电感L1和L2的摆放位置为并排放置、正对放置和垂直放置中的一种。
[0014]优选的，所述并排放置和正对放置包括电流方向相同设置和电流方向相反设置。
[0015]优选的，步骤S3中，耦合系数计算公式为：k＝M/√(L1L2)。
[0016]与现有技术相比，本专利技术的有益效果是：本专利技术利用TGV电感之间不同的摆放位置可以调整两个电感之间的耦合特点，在设计时根据需要控制各电感之间的耦合，并利用在版图布局时电容对TGV电感影响很小的特点将电容拆分融合到电感区域，进而设计生产出小型化、高性能的IPD滤波器。
附图说明
[0017]图1为带通滤波器的原理图；
[0018]图2为实施例一种TGV电感两两之间的摆放方式示意图；
[0019]图3为原理图得到的滤波器传输曲线对比图；
[0020]图4为有无电感耦合传输曲线对比图；
[0021]图5为Planar IPD滤波器的结构示意图
[0022]图6为本专利技术提出的一种基于TGV工艺的小型化滤波器设计方法的TGV IPD滤波器的结构示意图。
[0023]图中：1电容拆分结构、101电容。
具体实施方式
[0024]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0025]实施例一
[0026]参照图6，一种基于TGV工艺的小型化滤波器设计方法，包括滤波器本体，滤波器本体包括电感和电容拆分结构1，电容拆分结构包括电容101，主要包括以设计步骤：
[0027]S1、组装时，将电容融合到电感中去并根据需要将大电容拆分放置；
[0028]S2、对两个电感之间的位置和方向进行调节，两个电感为L1和L2；
[0029]S3、参照图2，在两个电感之间的角度进行改变，对耦合系数进行计算，主要包括以下几种摆放设置方式(a:两电感并排放置(电流方向相同)；b:两电感并排放置(电流方向相反)；c:两电感正对放置(电流方向相同)；d:两电感正对放置(电流方向相反)；e：两电感垂直放置)：
[0030]摆放a：电感L1和L2的电磁场存在部分重叠并且方向相同，两电感的耦合系数K约为0.1～0.2；
[0031]摆放b：电感L1和L2的电磁场存在部分重叠但是方向相反，两电感的耦合系数K约为
‑
0.1～
‑
0.2；
[0032]摆放c：电感L1和L2的电磁场相对并且方向相同，两电感的耦合系数K约为0.3～0.6；
[0033]摆放d：电感L1和L2的电磁场相对但是方向相反，两电感的耦合系数K约为
‑
0.3～
‑
0.6；
[0034]摆放e：电感L1和L2的电磁场垂直，两电感的耦合系数K约为<0.05；S4、对步骤S2中不同方式摆放下的两个电感之间的耦合系数K进行对比，得出最大的耦合系数K～：从耦合方面来说c\d耦合最大；a\b次之；e最小；
[0035]S5、根据最大的耦合系数K～来确定两个电感之间的最终摆放位置为c\d的摆放方式。
[0036]根据TGV电感不同摆放两两之间耦合系数K可以调整的特点，我们可以根据需要有效利用电感之间的耦合以提高电性能。
[0037]更加具体的是，滤波器本体包括高阻硅、玻璃、砷化镓材料中的一种或多种，滤波器本体为3D inductor工艺制成；
[0038]其中，步骤S3中，耦合系数计算公式为：k＝M/√(L1L2)；
[0039]需要说明的是，图1的原理图我们未考虑电感之间的耦合，在进行Layout布局时就得以e的方式摆放电感，这样在布局时就很不灵活而且不利于小型化；
[0040]通过上述，选择图1原理图中L2\L3，通过仿真优化可以做到有效利用它们之间的耦合，原理图如图3；
[0041]参照图4，可以看出有电感耦合可以明显改善滤波器低频抑制，所以我们可以通过有效利用电感耦合改善滤波器电性能，其中，实线表示无电感耦合；虚线表示有电感耦合。
[0042]图5
‑
6为Planar IPD和TGV IPD滤波器，从图上可以看出planar IPD的电容不管是放置在电感外部还是内部都会影响电感的电性能(电容会阻碍电感磁场)。而TGV IPD由于电感电磁场的方向不同于Planar电感，电容对电感电性能基本无影响，这样我们就可以将电容融合到电感中去并且可以根据需要将大电容拆分放置，这样就可以进一步小型化。
[0043]综上进行TGV滤波器设计是我们可以通过电感的不同摆放位置控制电感之间的耦合并利用电感之间的耦合改善电性能另外利用电容对电感性能基本无影响的特点将电容拆分融合到电感中去，这样就可以实现小型化、高性能的TGV滤波器。
[0044]在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于TGV工艺的小型化滤波器设计方法，包括滤波器本体，所述滤波器本体包括电感和电容拆分结构(1)，所述电容拆分结构包括电容(101)，其特征在于，主要包括以设计步骤：S1、组装时，将电容融合到电感中去并根据需要将大电容拆分放置；S2、对两个电感之间的位置和方向进行调节，两个电感为L1和L2；S3、在两个电感之间的角度进行改变时，对耦合系数进行计算，得出两个电感之间的耦合系数K；S4、对步骤S2中不同方式摆放下的两个电感之间的耦合系数K进行对比，得出最大的耦合系数K～；S5、根据最大的耦合系数K～来确定两个电感之间的最终摆放位置。2.根据权利要求1所述的一种基于TGV工艺的小型...

【专利技术属性】
技术研发人员：代文亮，陈立均，李苏萍，吴梁成，
申请(专利权)人：上海芯波电子科技有限公司，
类型：发明
国别省市：