ＭＯＳ管阈值扩展电路和阈值扩展方法技术

本发明专利技术公开了一种ＭＯＳ管阈值扩展电路及阈值扩展方法，电路由阈值鉴别器和反相器二部分组成，阈值鉴别器包括ＮＭＯＳ管Ｇ↓［１０］、ＰＭＯＳ管Ｇ↓［１１］和阈值鉴别器负载，反相器包括ＰＭＯＳ管Ｇ↓［１２］和ＮＭＯＳ管Ｇ↓［１３］。本发明专利技术采用参考电压Ｖ↓［ｒｅｆ］来调节和扩展ＭＯＳ管阈值，使阈值放大、缩小和改变开启性质，能够显著提高开启分辨率，由此很容易实现Ｔ形网络扩阈型七值和任意Ｋ值门电路，以及相应触发器。本发明专利技术主要用于ＦＰＧＡ、ＣＰＬＤ、半制定或全制定ＡＳＩＣ和存储器等ＶＬＳＩ，及其它数字ＩＣ技术领域。

【技术实现步骤摘要】

本专利技术属于数字集成电路
，具体涉及一种MOS管阈值扩展技术。
技术介绍
随着MOS集成电路技术的飞速发展，集成规模越来越大，集成度越来越高，VLSI(超大规模集成电路)出现一些不足，首先在VLSI基片上，布线却占用70％以上的硅片面积；在可编程逻辑器件(如FPGA和CPLD)中也需有大量可编程内部连线(包括可编程连接开关，如熔丝型开关、反熔丝型开关、浮栅编程元件等)，将各逻辑功能块或输入/输出连接起来，完成特定功能的电路，布线(包括编程连接开关)占了材料很大的成本。减少布线成本的比重成为十分重要的问题。对每根连线传输数字信息，二值信号是携带信息量最低的一种，而多值信号携带信息量大于二值信号，表明从信息传输方面看，采用多值信号可减少连线数。从信息存储方面看，采用多值信号可提高信息存储密度，特别是利用MOS管栅极电容存储信息，同一电容存储信息量多值比二值大。目前多值器件的研制已广泛开展，东芝与Sandisk公司通过70nm的CMOS技术和2bit/单元的多值技术相配合，在146mm2的芯片上实现了8Gbit的存储容量；三星开发的8Gbit产品采用63nm的CMOS技术和2bit/单元的多值技术；4值存储器的研制成功和商品化是多值研究的重要的一步，但需要控制或改变管的开关阈值Vtn，改变阈值方法是在半导体制造工艺中用多级离子注入技术，或控制浮游栅极存储的电子量等方法控制阈值。现有技术和存在问题已有技术控制MOS管阈值的缺点①控制阈值的幅度有限(因离子注入浓度是有限的)，开启分辨率低；而且工艺中控制阈值幅度常会改变MOS管的性能，例如阈值电压的降低回导致切断电流的剧增，阈值电压的调整对管的性能和稳定性有影响，稳定的Vtn非常重要。对多值记忆，注入浮游栅极的电子量是连续变化的，需极精细地控制，各门槛电压电平尚达不到准稳定状态。因此目前实用的电压型多值电路不大于4值电路，更多值电路应用较困难。②只能控制阈值的幅度，不能改变MOS管开启性质(如变≥t导通为＜t导通)，而多值逻辑门须有二种开启性质的MOS管，才能使组合电路结构最简，例如7值非门、7值右移门和7值跟随器的电路结构本应完全相同，只是阈值电压及其开启性质不同。然而目前只控制阈值幅度的工艺，使上述多值门结构差别很大，结构复杂，影响其实用化。③需要增加离子注入额外的工序，且只能在半导体制造工艺中控制阈值，不但增加工艺复杂性，而且不能在半导体制造工艺后由用户来控制阈值，或阈值用户不可编程。
技术实现思路
本专利技术目的是公开MOS管阈值扩展电路和阈值扩展方法，它是基于常规MOS管，用MOS管阈值扩展电路来扩展MOS管阈值，包括阈值放大、缩小、改变MOS管开启性质和提高开启分辨率，通过参考电压Vref来调节的MOS管阈值。本专利技术的MOS管阈值扩展电路的结构为由阈值鉴别器和反相器二部分组成，阈值鉴别器包括NMOS管G10、PMOS管G11和阈值鉴别器负载，反相器包括PMOS管G12和NMOS管G13；阈值鉴别器中NMOS管G10和PMOS管G11的源极相接，NMOS管G10的漏极接直流电源VDD，NMOS管G10的栅极接外输入In1，PMOS管G11的栅极接外输入In2，阈值鉴别器负载接在PMOS管G11的漏极和地之间，PMOS管G11的漏极为阈值鉴别器的输出Vout1，Vout1连接到受控管GT1的栅极和反相器输入；反相器中NMOS管G13的漏极接地，PMOS管G12的漏极接另一直流电源VD，PMOS管G12和NMOS管G13的二个栅极相连接为反相器输入；PMOS管G12和NMOS管G13的二个漏极相连接为反相器的输出Vout0，Vout0连接到受控管GT0的栅极。本专利技术的MOS管阈值扩展电路还有这样一些结构特征1、所述的外输入In1为输入电压Vx，外输入In2为参考电压Vref；2、所述的外输入In1为参考电压Vref，外输入In2为输入电压Vx；3、所述的阈值鉴别器负载为电阻R10；4、所述的阈值鉴别器负载为电流源I10。本专利技术MOS管阈值扩展方法为1、设定阈值鉴别器参数为Vextn1＝Vref+Vtn+|Vtp|，阈值鉴别器按参考电压Vref对信号输入Vx进行鉴别，阈值鉴别器的输出Vout1接受控管GT1栅极，当Vx≥Vextn1时，Vout1产生正电压控制受控管GT1导通，使受控管GT1扩展阈值的数值为Vextn1，受控管GT1开启性质保持不变；Vout1接反相器输入，反相器输出Vout0接受控管GT0栅极，当Vx＜Vextn1时，Vout0产生正电压控制受控管GT0导通，受控管GT0开启性质改变；调节参考电压Vref来变动改变受控管GT1扩展阈值的数值；2、设定阈值鉴别器参数为Vextn0＝Vref-Vtn-|Vtp|，阈值鉴别器按信号输入Vx对参考电压Vref进行鉴别，阈值鉴别器的输出Vout0接受控管GT0栅极，当Vx＜Vextn0时，Vout0产生正电压控制受控管GT0导通，使受控管GT0扩展阈值的数值为Vextn0，受控管GT0开启性质改变；Vout0接反相器输入，反相器输出Vout1接受控管GT1栅极，当Vx≥Vextn0时，Vout1产生正电压控制受控管GT1导通，受控管GT1开启性质保持不变；调节参考电压Vref来变动改变受控管GT1扩展阈值的数值。本专利技术的扩展方法还有这样一些技术特征1、参考电压Vref满足VDD≥Vref≥0，则NMOS管G10的栅极接输入电压Vx，PMOS管G11的栅极接参考电压Vref的阈值扩展电路满足VDD+Vtn+|Vtp|≥Vextn1≥Vtn+|Vtp|；NMOS管G10的栅极接参考电压Vref，PMOS管G11的栅极接输入电压Vx的阈值扩展电路满足VDD-Vtn-|Vtp|≥Vextn0≥-Vtn-|Vtp|；二种MOS管阈值扩展电路联合时的扩展阈值大小的选择范围扩大到VDD+Vtn+|Vtp|和-Vtn-|Vtp|之间。本专利技术中MOS管阈值扩展电路的放大作用提高了开启分辨率。MOS管阈值扩展电路信号(Vx和Vref)是栅极输入，吸收参考电压源的有耗功率几乎为0，参考电压源采用一串二极管(或一串高阻值的电阻和二极管)按分压器形式组成，选取参考电压源工作电流很低；设参考电压Vref满足VDD≥Vref≥0，则第一种MOS管阈值扩展电路满足VDD+Vtn+|Vtp|≥Vextn1≥Vtn+|Vtp|，第二种MOS管阈值扩展电路满足VDD-Vtn-|Vtp|≥Vextn0≥-Vtn-|Vtp|；二种MOS管阈值扩展电路联合时的扩展阈值大小的选择范围扩大到VDDVtn+|Vtp|和-Vtn-|Vtp|之间。阈值鉴别器输出接到反相器输入后，在反相器输出形成的控制信号与阈值鉴别器输出极性相反，由此使反相器输出控制的NMOS管和鉴别器输出控制的NMOS管的开启性质相反，而扩展阈值的数值二者相同。二种MOS管阈值扩展电路联合应用到多值电路时，对功能相重的部分电路可合并或删去，甚至可按具体应用需要的功能选出其中有用的部分电路保留，删去不需要功能的部分电路。具体的和详细的内容说明如下本专利技术所述的第一种MOS管阈值扩展电路示如图1左虚框，该电路输出Vout0和Vout1分别接到受控制NMOS管GT0和GT1的栅极，本文档来自技高网...

【技术保护点】
一种ＭＯＳ管阈值扩展电路，其特征在于它是由阈值鉴别器和反相器二部分组成，阈值鉴别器包括ＮＭＯＳ管Ｇ↓［１０］、ＰＭＯＳ管Ｇ↓［１１］和阈值鉴别器负载，反相器包括ＰＭＯＳ管Ｇ↓［１２］和ＮＭＯＳ管Ｇ↓［１３］；阈值鉴别器中ＮＭＯＳ管Ｇ↓［１０］和ＰＭＯＳ管Ｇ↓［１１］的源极相接，ＮＭＯＳ管Ｇ↓［１０］的漏极接直流电源Ｖ↓［ＤＤ］，ＮＭＯＳ管Ｇ↓［１０］的栅极接外输入Ｉｎ１，ＰＭＯＳ管Ｇ↓［１１］的栅极接外输入Ｉｎ２，阈值鉴别器负载接在ＰＭＯＳ管Ｇ↓［１１］的漏极和地之间，ＰＭＯＳ管Ｇ↓［１１］的漏极为阈值鉴别器的输出Ｖ↓［ｏｕｔ１］，Ｖ↓［ｏｕｔ１］连接到受控管Ｇ↓［Ｔ１］的栅极和反相器输入；反相器中ＮＭＯＳ管Ｇ↓［１３］的漏极接地，ＰＭＯＳ管Ｇ↓［１２］的漏极接另一直流电源Ｖ↓［Ｄ］，ＰＭＯＳ管Ｇ↓［１２］和ＮＭＯＳ管Ｇ↓［１３］的二个栅极相连接为反相器输入；ＰＭＯＳ管Ｇ↓［１２］和ＮＭＯＳ管Ｇ↓［１３］的二个漏极相连接为反相器的输出Ｖ↓［ｏｕｔ０］，Ｖ↓［ｏｕｔ０］连接到受控管Ｇ↓［Ｔ０］的栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘莹，方倩，方振贤，
申请(专利权)人：黑龙江大学，
类型：发明
国别省市：93[中国|哈尔滨]