System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及密码学与保密通信领域,尤其涉及一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法。
技术介绍
1、近年来随着网络在各领域的广泛使用,为人们提供便捷的同时也让信息安全受到了威胁,极易导致个人的财产与名誉受损。而伪随机序列能够验证数据的一致性、保证加密的随机性,在信息安全的保障中起到了关键作用。最初的伪随机序列常由线性反馈移位寄存器产生,但结构简单易被破解。后来混沌的出现,其特有的敏感性与不可预测性质,使得伪随机序列的产生有了新的方向。目前大部分混沌系统只关注伪随机序列的性能,而忽略了硬件资源消耗与序列的吞吐量。
技术实现思路
1、本专利技术针对前大部分混沌系统只关注伪随机序列的性能,而忽略了硬件资源消耗与序列的吞吐量的问题,提出一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法,所述方法包括:
2、s1:采用fpga中的定点数对初始值进行表示,初始值长度设为40位宽;
3、s2:获取系数矩阵,根据系数矩阵构建无简并混沌系统;
4、s3:根据无简并混沌系统生成各维混沌序列;
5、s4:对各维混沌序列进行截断并按顺序组合成一个新的序列;
6、s5:根据步骤s4组合的序列进行量化,生成二值序列;
7、s6:重复步骤s2至步骤s5,构建维数不同的无简并混沌伪随机序列发生器。
8、进一步的,还提出一种优选方式,所述步骤s1中40位宽中没有符号位与整数位。
9、进
10、获取n维常系数矩阵a:
11、
12、根据n维常系数矩阵a构建无简并混沌系统:
13、
14、其中,x(i)为一维向量(x1(i),x2(i),x3(i),...,xn(i))t∈rn×1,f为状态x(i)映射到另一个状态x(i+1)的映射,x1(i+1)至xn(i+1)为状态变量,x1(1),x2(1),...xn(1)为无简并混沌系统的初值,n为选择的系统维数,a(n,n)为系统参数,n为模系数。
15、进一步的,还提出一种优选方式,所述模系数n为1。
16、进一步的,还提出一种优选方式,所述步骤s3包括:
17、将初值(x1(0),x2(0),...xn(0))t存分别存储在40位位宽的寄存器(x1_a,x2_a,kxn_a)中参与计算;
18、将无简并混沌系统中的(x1_a,x2_a,k xn_a)分别左移后相加;
19、无简并混沌系统中模系数n选择为1,将相加后的值模1;
20、当计算结果小于1时,模运算由组合逻辑通过截断完成;
21、当计算结果大于1时,模结果为与1相减;
22、生成的状态值赋值给位宽为40的新寄存器(x1_n,x2_n,k xn_n),进行新一轮的计算。
23、进一步的,还提出一种优选方式,所述步骤s4包括:
24、将生成的状态值中n个输出分别进行截断并按顺序组合成一个新的序列,用y表示:
25、
26、其中,i为迭代轮数,n为系统维数;
27、每次截断都分别将40位宽的(x1_n,x2_n,k xn_n)的n个输出的高30位赋给y(i),最终y(i)的位宽为len=30n-1。
28、进一步的,还提出一种优选方式,所述步骤s5包括:
29、量化方式将序列按位值分为三个部分,分别是高位y(i)[len-1:len/2],低位y(i)[len/2-1:1]以及第0位y(i)[0];
30、每一位都由同一序列的另两位进行异或运算获得,位值取决于序列的长度;
31、新建寄存器b,将y(i)序列量化输出赋值给寄存器b,寄存器b的长度为len。
32、基于同一专利技术构思,本专利技术还提出一种计算机设备,包括存储器和处理器,所述存储器中存储有计算机程序,当所述处理器运行所述存储器存储的计算机程序时,所述处理器执行如上述中任一项中所述的一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法。
33、基于同一专利技术构思,本专利技术还提出一种计算机可读存储介质,所述计算机可读存储介质用于储存计算机程序,所述计算机程序执行上述任一项中所述的一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法。
34、本专利技术的有益之处在于:
35、本专利技术设计了一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法,此伪随机序列发生器采用了结构简单但具有复杂混沌行为的无简并混沌系统,设计的系统维数可调,具有最多正李氏指数,能够产生随机性更强的伪随机序列。并且针对目前伪随机序列发生器硬件实现复杂的情况,本专利技术所需硬件资源少,易于fpga硬件实现,适用于资源受限的环境。量化设计加强了序列的复杂度,保证了序列的吞吐量,这让本专利技术设计的伪随机序列发生器在测试、数据通信中占据了优势地位。因混沌系统优良的初值敏感性,不同的初值能够产生不同的伪随机序列进行加密等操作,具有较好的通用性。
36、硬件资源消耗与系统工程及实现方法有关。目前基于混沌的伪随机序列发生器设计大多存在资源占用率高的问题,与定点数相比,fpga对浮点数的处理需要耗费更多的计算资源,因此采用定点数对初始值进行表示,这可以降低硬件资源的使用。相对于浮点数,定点数的处理通常更为高效。通过获取系数矩阵,构建了无简并混沌系统。这种系统的特性可以提高随机性和安全性,因为简并性往往使得系统更容易受到攻击。构建了维数不同的无简并混沌伪随机序列发生器,这意味着可以同时生成多个维度的混沌序列,增强了序列的多样性和复杂性。对生成的混沌序列进行截断、组合、量化,并最终生成二值序列。这样的处理使得生成的序列更适用于特定的应用,例如加密算法中常需要的二值序列。
37、本专利技术应用于网络安全领域。
本文档来自技高网...【技术保护点】
1.一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述方法包括:
2.根据权利要求1所述的一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤S1中40位宽中没有符号位与整数位。
3.根据权利要求2所述的一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤S2包括:
4.根据权利要求3所述的一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述模系数N为1。
5.根据权利要求2所述的一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤S3包括:
6.根据权利要求4所述的一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤S4包括:
7.根据权利要求1所述的一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤S5包括:
8.一种计算机设备,其特征在于,包括存储器和处理器,所述存储器中存储
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质用于储存计算机程序,所述计算机程序执行权利要求1-7任一项中所述的一种基于FPGA和无简并混沌系统的高速伪随机序列发生器构建方法。
...【技术特征摘要】
1.一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述方法包括:
2.根据权利要求1所述的一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤s1中40位宽中没有符号位与整数位。
3.根据权利要求2所述的一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤s2包括:
4.根据权利要求3所述的一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述模系数n为1。
5.根据权利要求2所述的一种基于fpga和无简并混沌系统的高速伪随机序列发生器构建方法,其特征在于,所述步骤s3包括:
6.根据权利要求4所述的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。