一种气密性芯片结构及其制备方法技术

本发明专利技术涉及一种气密性芯片结构及其制备方法。方法包括：在设有至少一个第一线路区的顶部TSV芯片上，分别电镀上至少一个第一铜环以及至少一个第一铜柱；在设有至少一个第二线路区的底部芯片上，分别电镀上至少一个第二铜环和至少一个第二铜柱；将电镀后的顶部TSV芯片倒装于电镀后的底部芯片上，形成倒装芯片；在倒装芯片的顶部进行植球，形成气密性芯片结构。本发明专利技术基于中道工艺和bumping工艺来形成含有内置铜环的空腔结构，该内置铜环的空腔结构可实现芯片间3D垂直互联，满足高气密性要求，实现了高气密性的芯片封装，封装成本低；通过芯片堆叠，提高了芯片间互联密度，可实现高度集成和小型化要求，芯片选型更加灵活。芯片选型更加灵活。芯片选型更加灵活。

【技术实现步骤摘要】
一种气密性芯片结构及其制备方法


[0001]本专利技术涉及集成电路封装
，特别涉及一种气密性芯片结构及其制备方法。

技术介绍

[0002]很多芯片结构都需要高气密性、体积小的封装形态。传统的气密性封装通常是在封装完成后进行金属密封或包裹，封装成本较高；或者使用聚合物或者干膜等有机材料进行晶圆密封，气密性很难得到保证。
[0003]目前，还没有一种能在封装完成之前的工艺方法来实现气密性封装，且能同时满足高气密性、小型化和低成本要求。

技术实现思路

[0004]因此，本专利技术所要解决的技术问题是如何在芯片封装完成之前实现高气密性、小型化和低成本要求的问题。
[0005]为解决上述技术问题，本专利技术提供一种气密性芯片结构的制备方法，包括：
[0006]在设有至少一个第一线路区的顶部TSV芯片上，分别电镀上至少一个第一铜环以及至少一个第一铜柱；
[0007]在设有至少一个第二线路区的底部芯片上，分别电镀上至少一个第二铜环和至少一个第二铜柱；
[0008]将电镀后的所述顶部TSV芯片倒装于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种气密性芯片结构的制备方法，其特征在于，包括：在设有至少一个第一线路区的顶部TSV芯片上，分别电镀上至少一个第一铜环以及至少一个第一铜柱；在设有至少一个第二线路区的底部芯片上，分别电镀上至少一个第二铜环和至少一个第二铜柱；将电镀后的所述顶部TSV芯片倒装于电镀后的所述底部芯片上，形成倒装芯片；在所述倒装芯片的顶部进行植球，形成气密性芯片结构。2.根据权利要求1所述的气密性芯片结构的制备方法，其特征在于，所述第一线路区的数量和所述第二线路区的数量相同，且所有所述第一线路区与所有所述第二线路区一一对应；所述第一铜环的数量与所述第一线路区的数量相同，且所有所述第一铜环与所有所述第一线路区一一对应；所述第二铜环的数量与所述第二线路区的数量相同，且所有所述第二铜环与所有所述第二线路区一一对应；所述在设有至少一个第一线路区的顶部TSV芯片上，分别电镀上至少一个第一铜环，包括：在所述顶部TSV芯片上的每个所述第一线路区的外侧，分别电镀上对应的所述第一铜环；所述在设有至少一个第二线路区的底部芯片上，分别电镀上至少一个第二铜环，包括：在所述底部芯片上的每个所述第二线路区外侧，分别电镀上对应的所述第二铜环。3.根据权利要求2所述的气密性芯片结构的制备方法，其特征在于，每个所述第一线路区均包括至少一个硅通孔；所述硅通孔的数量、所述第一铜柱的数量和所述第二铜柱的数量均相同，且所有所述硅通孔与所有所述第一铜柱一一对应，所有所述第二铜柱与所有所述第一铜柱一一对应；所述将电镀后的所述顶部TSV芯片倒装于电镀后的所述底部芯片上，形成倒装芯片，包括：将电镀后的所述顶部TSV芯片倒扣于电镀后的所述底部芯片上，使得所述顶部TSV芯片上的所有所述第一铜柱与所述底部芯片上的所有所述第二铜柱一一对应接触，以及使得所述顶部TSV芯片上的所有所述第一铜环与所述底部芯片上的所有所述第二铜环一一对应接触；采用焊料，将每个所述第一铜柱与对应接触的每个所述第二铜柱进行焊接，以及将每个所述第一铜环与对应接触的每个所述第二铜环进行焊接，形成所述倒装芯片。4.根据权利要求3所述的气密性芯片结构的制备方法，其特征在于，所述在设有至少一个第一线路区的顶部TSV芯片上，分别电镀上至少一个第一铜柱，包括：在所述顶部TSV芯片上的每个所述硅通孔处，分别电镀上对应的第一铜柱，使得每个所述第一铜柱与对应的所述硅通孔...

【专利技术属性】
技术研发人员：杨婷，敖国军，仝良玉，
申请(专利权)人：南京睿芯峰电子科技有限公司，
类型：发明
国别省市：