包括无梯式字线接触结构的三维存储器器件及其制造方法技术

绝缘层和牺牲材料层的交替堆叠在衬底上方形成。穿过该交替堆叠形成存储器开口和支撑开口，并且分别在存储器开口和支撑开口中形成存储器开口填充结构和支撑柱结构。穿过交替堆叠形成延伸到牺牲材料层中的每个牺牲材料层的通孔腔体，而不在交替堆叠中形成任何阶梯式表面。可以在不与支撑柱结构重叠的区域中或者在包括至少一个支撑柱结构的区域中形成通孔腔体。在通孔腔体中形成牺牲通孔填充结构，并且用导电层替换牺牲材料层。移除牺牲通孔填充结构，并且可以在通孔腔体中形成管状介电间隔物和接触通孔结构的组合。物和接触通孔结构的组合。物和接触通孔结构的组合。

【技术实现步骤摘要】
【国外来华专利技术】包括无梯式字线接触结构的三维存储器器件及其制造方法
[0001]交叉引用
[0002]本申请要求2020年7月1日提交的美国非临时申请号16/918,463以及2020年7月1日提交的美国非临时申请号16/918,493的优先权权益，这些申请的全部内容以引用方式并入本文。


[0003]本公开整体涉及半导体器件领域，并且具体地涉及包括无梯式字线接触结构的三维存储器器件及其制造方法。

技术介绍

[0004]包括每个单元具有一个位的三维竖直NAND串的三维半导体器件在T.Endoh等人的标题为“Novel Ultra High Density Memory With A Stacked
‑
Surrounding Gate Transistor(S
‑
SGT)Structured Cell(具有堆叠的包围栅极晶体管(S
‑
SGT)结构化单元的新型超高密度存储器)”，IEDM Proc.(2001)33
‑
36的文章中公开。

技术实现思路
<br/>[0005]本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成半导体器件的方法，包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储器开口；在所述存储器开口中形成存储器开口填充结构；形成竖直延伸穿过所述交替堆叠的通孔腔体，而不在所述交替堆叠中形成任何阶梯式表面；在所述通孔腔体中形成牺牲通孔填充结构；用导电层替换所述牺牲材料层；通过移除所述牺牲通孔填充结构来在所述通孔腔体的体积中形成空隙；在所述通孔腔体的侧壁上形成管状介电间隔物；以及在所述管状介电间隔物中的相应管状介电间隔物的内部侧壁上的所述通孔腔体的剩余体积中形成并且直接在所述导电层中的相应导电层的顶部表面上形成接触通孔结构。2.根据权利要求1所述的方法，其中所述牺牲材料层中的每个牺牲材料层包含顶部表面的相应部分，所述顶部表面的相应部分在形成所述通孔腔体后物理地暴露于所述通孔腔体中的相应通孔腔体。3.根据权利要求2所述的方法，其中形成所述通孔腔体包括顺序地执行N组通孔形成处理步骤，其中每个第i组通孔形成处理步骤包括：第i个蚀刻掩模图案化步骤，其中第i个蚀刻掩模层形成在所述交替堆叠上方，并且被光刻图案化以形成穿过其中的开口；第i个各向异性蚀刻步骤，其中在所述第i个蚀刻掩模层中的所述开口下方蚀刻至少一对绝缘层和牺牲材料层；以及第i个蚀刻掩模移除步骤，其中所述第i个蚀刻掩模层被移除，其中N是大于1的整数，并且i是在0至N+1之间的任何整数。4.根据权利要求3所述的方法，其中对于彼此不同并且选自在0至N+1之间的范围内的整数的任一对j和k，第j个蚀刻掩模层中的开口包括与第k个蚀刻掩模层中的开口具有区域重叠的相应第一开口子集，以及不与所述第k个蚀刻掩模层中的所述开口具有任何区域重叠的相应第二开口子集。5.根据权利要求3所述的方法，其中：所述N组通孔形成处理步骤内的各向异性蚀刻步骤在相应蚀刻掩模层中的每个开口下方蚀刻单对绝缘层和牺牲材料层；所述N组通孔形成处理步骤内的另一个各向异性蚀刻步骤在相应蚀刻掩模层中的每个开口下方蚀刻两对绝缘层和牺牲材料层；并且所述N组通孔形成处理步骤内的又一个各向异性蚀刻步骤在相应蚀刻掩模层中的每个开口下方蚀刻四对绝缘层和牺牲材料层。6.根据权利要求3所述的方法，其中：所述整数N在4至8的范围内；并且在所述N组通孔形成形成处理步骤的之后物理地暴露于所述通孔腔体的牺牲材料层的总数在2
N
‑1至2
N
‑
1之间的范围内。7.根据权利要求1所述的方法，其中通过以下步骤来形成所述牺牲通孔填充结构：
在所述通孔腔体中沉积牺牲填充材料；以及从所述交替堆叠上方移除所述牺牲填充材料的部分。8.根据权利要求1所述的方法，其中用所述导电层替换所述牺牲材料层包括：形成竖直延伸穿过所述交替堆叠内的每个层的背侧沟槽；对于所述绝缘层和所述牺牲通孔填充结构选择性地形成背侧凹陷部；以及在所述背侧凹陷部中沉积至少一种导电材料。9.根据权利要求8所述的方法，还包括在所述背侧凹陷部中的每个背侧凹陷部中并且在所述牺牲通孔填充结构的底部表面上沉积背侧阻挡介电层，其中在沉积所述背侧阻挡介电层之后，在所述背侧凹陷部的剩余体积中形成所述导电层。10.根据权利要求9所述的方法，还包括在移除所述牺牲通孔填充结构之后移除所述背侧阻挡介电层的部分，其中所述接触通孔结构中的每个接触通孔结构直接形成在所述阻挡介电层的相应侧壁上。11.根据权利要求9所述的方法，其中：通过移除所述牺牲通孔填充结构，所述背侧阻挡介电层的圆柱形表面物理地暴露于所述通孔腔体的所述体积中的所述空隙；并且所述接触通孔结构直接形成在所述背侧阻挡介电层的所述圆柱形表面上。12.根据权利要求1所述的方法，其中：所述存储器开口形成在存储器阵列区中；所述通孔腔体形成在与所述存储器阵列区相邻的接触区中；并且所述存储器开口填充结构中的每个存储器开口填充结构包括竖直半导体沟道和存储器膜。13.根据权利要求12所述的方法，还包括：在形成所述存储器开口的同时，在所述接触区中穿过所述交替堆叠形成支撑开口；以及在形成所述存储器开口填充结构的同时，在所述支撑开口中形成支撑柱结构。14.根据权利要求12所述的方法，其中所述通孔腔体和所述支撑柱结构形成在相应区域中，使得所述通孔腔体的区域不与所述支撑柱结构的区域重叠。15.一种三维存储器器件，包括：绝缘层和导电层的交替堆叠，所述交替堆叠定位在衬底上方；存储器开口，所述存储器开口位于存储器阵列区中并且竖直延伸穿过所述交替堆叠，并且在其中包括存储器开口填充结构；横向隔离的接触通孔组件，所述横向隔离的接触通孔组件位于与所述存储器阵列区相邻定位的接触区中，其中所述横向隔离的接触通孔组件中的每个横向隔离的接触通孔组件包括接触所述导电层中的相应导电层的顶部表面的接触通孔结构和横向包围所述接触通孔结构的管状介电间隔物，其中除接触所述导电层中的最顶部导电层的接触通孔结构之外的每个接触通孔结构延伸穿过覆盖在所述相应导电层上面的每个导电层并且被覆盖在所述相应导电层上面的所述每个导电层横向包围，并且其中所述交替堆叠在所述接触区内不具有阶梯式表面。16.根据权利要求15所述的三维存储器器件，其中所述存储器开口填充结构中的每个
存储器开口填充结构包括竖直半导体沟道和存储器膜。17.根据权利要求15所述的三维存储器器件，还包括背侧阻挡介电层，所述背侧阻挡介电层位于所述交替堆叠内的每对竖直相邻的绝缘层和导电层之间，其中每个接触通孔结构接触并延伸穿过所述背侧阻挡介电层中的相应背侧阻挡介电层，所述相应背侧阻挡介电层接触所述相应导电层的顶部表面。18.根据权利要求17所述的三维存储器器件，其中每个管状介电间隔物包括环形底部表面，所述环形底部表面接触所述阻挡介电层中的相应阻挡介电层的顶部表面。19.根据权利要求17所述的三维存储器器件，其中竖直延伸穿过所述导电层中的所述最顶部导电层的每个管状介电间隔物接触所述背侧阻挡介电层中接触所述导电层中的所述最顶部导电层的一个背侧阻挡介电层的相应圆柱形侧壁。20.根据权利要求15所述的三维存储器器件，其中：每个接触通孔结构的底部接触所述导电层中的所述相应导电层的所述顶部表面处的界面边界；并且每个接触通孔结构的所述底部接触所述导电层中的所述相应导电层的所述顶部表面，使得所述顶部表面在所...

【专利技术属性】
技术研发人员：田中义信，伊藤康一，长谷川秀明，飞冈明弘，李成泰，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：