分频器制造技术

本发明专利技术提供了一种分频器，具有反相单元以及串联的多个切换反相器。反相单元包含输入端以及输出端；串联的多个切换反相器，具有至少一第一切换反相器以及最终切换反相器，每一切换反相器包含两个同相开关，其中第一切换反相器连接于反相单元的输出端，且最终切换反相器连接于反相单元的输入端；每一切换反相器的同相开关分别由第一电压与第二电压供电，任何两个相邻的切换反相器分别受控于两个反相时钟，因此该两个同相开关是选择性同步开启及同步关闭的。本发明专利技术提供的分频器，通过反相单元及串联的多个切换反相器的运作，使每一切换反相器的同相开关可以选择性地同步开启或同步关闭，以使得具有低相位噪声的分频器可处理高频时钟。

【技术实现步骤摘要】

本专利技术是关于一种分频器；特别是关于一种将时钟的高频除以2K (K是 正整数)的低噪声分频器。
技术介绍
分频器广泛应用很多领域中。举例来说，在射频(radio frequency,以下 简称为RP)收发机中，发送端(transfer,以下简称为TX) RF低频带需要 分频器将时钟的频率除以4，而TXRF高频带则需要分频器将频率的时钟除 以2。另外，接收端(receiver,以下简称为RX)低频带需要分频器将时钟 的频率除以4并输出四个正交信号。TX模式与RX模式的工作频率相差20MHz，因此，TX模式被设计成在 20MHz处具有较低的相位噪声。有两种传统的分频器设计，其中一种是动态 分频器，其具有低相位噪声，但不能处理高频时钟；另一种分频器是源耦合 逻辑(source-coupled-logic, SCL)分频器，其可容忍高频滴答声(click)，但缺乏相位噪声完整性。第6130564号美国专利揭露了一种具有两个输入端及一个输出端的分频器。即使分频器使用高频分频器电路，该分频器仍不能达到满摆幅范围；由 于非满摆幅范围会产生不可分辨的信号，所以该分频器可能会不正确地工作。另一种分频器是利用对反相器组合传输门电路使用电荷共享原理来达到 分频目的。但是，由于传输门具有类似于电阻的特性，因此通过传输门的电 荷无法快速移动。因此，该分频器处理高频的效果并不好。因此，在通信行业中需要一种能将高频时钟除以2K(K是正整数)的低噪声分频器。
技术实现思路
为解决以上技术问题，本专利技术提供了一种分频器。本专利技术提供了一种分频器，包含反相单元及串联的多个切换反相器。反 相单元具有输入端以及输出端。串联的多个切换反相器具有至少一第一切换反相器以及一最终切换反相器。每一切换反相器包含两个同相开关，其中第 一切换反相器连接于反相单元的输出端，且最终切换反相器连接于反相单元 的输入端。每一切换反相器的同相开关分别由第一电压与第二电压供电。任 两个相邻的切换反相器分别受控于两个反相时钟，因此该两个同相开关是选 择性地同步开启或同步关闭的。本专利技术另提供了一种分频器，包含串联的多个反相模块，串联的多个反 相模块至少包含第一反相模块、第二反相模块、以及最终反相模块。各反相 模块包含第一输入端、第二输入端、第一输出端、第二输出端、两个切换反 相器、以及切换交叉耦合器。两个切换反相器分别包含两个同相开关，分别 由第一电压与第二电压供电。两个切换反相器的其中之一连接第一输入端与 第一输出端，其中另一个连接该两个输入端与第二输出端。切换交叉耦合器 连接第一输出端与第二输出端。切换反相器与切换交叉耦合器受控于一个时 钟。任两个相邻的反相模块是分别受控于两个反相时钟。第一反相模块的第 一输出端连接于第二反相模块的第一输入端。第一反相模块的第二输出端连 接于第二反相模块的第二输入端。第一反相模块的第一输入端连接于最终反 相模块的第二输出端。第一反相模块的第二输入端连接于最终反相模块的第 一输出端，因此任一该多个反相模块的该两个同相开关是选择性地同步开启 及同步关闭的。本专利技术提供的分频器，通过反相单元及串联的多个切换反相器的运作， 使每一切换反相器的同相开关可以选择性地同步开启或同步关闭，以使得具 有低相位噪声的分频器可处理高频时钟。附图说图la为本专利技术的第一实施例的分频器的示意图。图lb为本专利技术的第二实施例的分频器的示意图。图2a为本专利技术的第三实施例的分频器的示意图。 图2b为本专利技术的第四实施例的反相模块的示意图。具体实施例方式图la为本专利技术第一实施例的分频器的示意图。分频器具有反相单元(例 如反相器)、及串联的多个切换反相器，其中各切换反相器受控于一个时钟。 本实施例的分频器具有串联的2K个切换反相器，其中K是正整数。分频器 将时钟的频率除以2K。在第一实施例中，切换反相器11连接于反相器30 的输出端301。切换反相器11具有受控于时钟113的两个同相开关111、 112， 其意味着开关lll、 112是选择性地同步开启及同步关闭的。开关lll、 112 分别由第一电压及第二电压供电。在第一实施例中，第一电压是为高电压 Vcc，而第二电压是为低电压Vss。因此，当开关lll、 112开启时，切换反 相器11的输出端可响应切换反相器11的输入信号而提供显著的满摆幅输出 信号。举例来说，当切换反相器11的输入信号是为逻辑高信号、且开关111、 112开启时，输出信号提供接近于第二电压Vss的电压电平，即逻辑低信号。切换反相器12串联连接至切换反相器11。切换反相器12具有受控于时 钟123的同相幵关121、 122。时钟123与时钟113反相。举例来说，当开关 111、 112开启时，开关121、 122关闭。然后，下一切换反相器串联连接至 切换反相器12的输出端并受控于与时钟123反相的时钟。根据上述原理，任 两个相邻的切换反相器分别受控于两反相时钟。与上述连接相类似，切换反 相器2K-1的输出端串联连接至切换反相器2K。第一实施例的分频器的输出端20位于切换反相器K与切换反相器K+l 之间。接下来，反相器30的输入端302连接至切换反相器2K。图lb为本专利技术第二实施例的分频器的示意图。第二实施例可提供与第一 实施例本质相同的功能。在图lb中所釆用的元件只是用于举例说明，而不是对本专利技术的限制。第二实施例包含反相器30及多个切换反相器。切换反相器 11具有第一 P通道金属氧化物半导体晶体管(positive channel Metal Oxide Semiconductor ，以下简称为PMOS) 1111、第二PMOS1112、第一 N通道 金属氧/f七物半导体晶体管(negative channel Metal Oxide Semiconductor ， 以 下简称为NMOS) 1121、及第二 NMOS 1122。每一个PMOS及NMOS均包 含栅极、漏极及源极。第一PMOS 1111可用作图la中的开关111，而第一 NMOS 1121可用作图la中的开关112。第二PMOS 1112及第二NMOS 1122 可用作切换反相器ll的反相模块，以产生与输入信号反相的输出信号。为使第一PMOS 1111与第一NMOS 1121 (即开关)如在第一实施例中 所述的选择性地同步开启及同步关闭，第一PMOS 1111与第一NMOS 1121 分别受控于两个反相时钟。由于PMOS与NMOS具有互补的特性，第一PMOS 1111及第一 NMOS 1121分别受控于时钟1131、1132，其中时钟1131与1132 反相。第一PMOS 1111的源极由高电压Vcc供电，而第一PMOS的栅极受控 于时钟1131。其连接如下所示(1)第一 PMOS 1111的漏极连接于第二 PMOS 1112的源极，(2)第二PMOS 1112的栅极连接于第二 NMOS 1122 的栅极，(3)第二PMOS1112的漏极连接于第二NMOS1122的漏极，(4) 第二NMOS 1122的源极连接于第一 NMOS 1121的漏极，(5)第一NMOS 1121的栅极受控于时钟1132，且(6)第一NMOS 1121的源极由低电压Vss 供电。此外，反相器30包含PMOS 30本文档来自技高网...

【技术保护点】
一种分频器，所述的分频器包含：反相单元，包含输入端以及输出端；以及串联的多个切换反相器，至少具有第一切换反相器以及最终切换反相器，每一切换反相器包含两个同相开关，其中所述的第一切换反相器连接于所述的反相单元的输出端，且所述的最终切换反相器连接于所述的反相单元的输入端；其中所述的每一切换反相器的所述的两个同相开关分别由第一电压与第二电压提供，任何两个相邻的所述的切换反相器分别受控于两个反相时钟，因此所述的两个同相开关是选择性同步开启及同步关闭。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蔡明达，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]