基于硅-二氧化硅-氮化硅-二氧化硅-硅的多级非易失性存储器装置及其操作方法制造方法及图纸

一种半导体装置，该半导体装置具有：基于半导体

【技术实现步骤摘要】
【国外来华专利技术】基于硅
‑
二氧化硅
‑
氮化硅
‑
二氧化硅
‑
硅的多级非易失性存储器装置及其操作方法
[0001]相关申请的交叉引用
[0002]本申请是2020年3月24日提交的美国非临时申请第16/827,948号的国际申请，该美国非临时申请根据35U.S.C.
§
119(e)要求2019年11月26日提交的美国临时申请第62/940,547号的权益，所有这些申请的全部内容通过引用并入本文。


[0003]本公开内容总体上涉及非易失性存储器装置，并且更特别地涉及利用多级基于硅(半导体)
‑
二氧化硅
‑
氮化硅
‑
二氧化硅
‑
硅(半导体)(SONOS)的电荷俘获非易失性存储器(NVM)装置用于模拟操作，该模拟操作包括人工智能(AI)应用中的神经形态计算。

技术介绍

[0004]非易失性存储器广泛用于在计算机系统中存储数据，并且通常包括具有以行和列布置的大量存储器单元的存储器阵列。在一些实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种操作半导体装置的方法，包括：访问所述半导体装置，所述半导体装置包括以行和列布置的多级存储器晶体管，其中，所述多级存储器晶体管包括基于硅
‑
二氧化硅
‑
氮化硅
‑
二氧化硅
‑
硅(SONOS)的电荷俘获晶体管，所述电荷俘获晶体管被配置成存储对应于阈值电压(V
T
)和漏极电流(I
D
)的N个水平的Nx个模拟值中的一个模拟值，并且其中，N是大于2的自然数；选择所述多级存储器晶体管中的至少一个多级存储器晶体管用于对目标值的写入过程，其中，所述目标值是所述N x个模拟值中的一个并且对应于从目标I
D
下限(LL)延伸到目标I
D
上限(UL)的目标I
D
范围；对所述多级存储器晶体管中的所述至少一个多级存储器晶体管执行部分编程操作以降低I
D
水平，其中，在所述部分编程操作之后执行第一验证读取以确定降低的I
D
水平与目标I
D
平均值相比较是怎样的；对所述多级存储器晶体管中的所述至少一个多级存储器晶体管执行部分擦除操作以用于提高I
D
水平，其中，在所述部分擦除操作之后执行第二验证读取以确定提高的I
D
水平与所述目标I
D
平均值进行比较是怎样的；以及当所述多级存储器晶体管中的所述至少一个多级存储器晶体管的I
D
水平落入所述目标I
D
范围内时，确定对所述目标值的所述写入过程完成。2.根据权利要求1所述的方法，还包括：在对所述目标值的所述写入过程完成之后，禁止所述多级存储器晶体管中的所述至少一个多级存储器晶体管进行另外的编程操作和擦除操作，其中，所述禁止包括减小所述多级存储器晶体管中的所述至少一个多级存储器晶体管的栅极到漏极电压偏置的幅度。3.根据权利要求1所述的方法，其中，所述部分编程操作包含软编程操作和再填充编程操作中的至少一个，其中，所述部分编程操作被配置成降低所述多级存储器晶体管中的所述至少一个多级存储器晶体管的I
D
水平以及提高所述多级存储器晶体管中的所述至少一个多级存储器晶体管的V
T
水平，以及其中，禁止未被选择用于所述部分编程操作的多级存储器晶体管。4.根据权利要求1所述的方法，其中，所述部分编程操作与编程操作相比在短得多的持续时间内被执行，其中，所述编程操作被配置成将所述多级存储器晶体管的I
D
水平降低到完全编程的I
D
水平，而不管所述多级存储器晶体管的起始I
D
水平如何。5.根据权利要求3所述的方法，其中，所述部分擦除操作包括软擦除操作，选择性软擦除操作和退火擦除操作中的至少一个，其中，所述部分擦除操作被配置成提高所述多级存储器晶体管中的所述至少一个多级存储器晶体管的I
D
水平以及降低所述多级存储器晶体管中的所述至少一个多级存储器晶体管的V
T
水平，以及其中，禁止未被选择用于所述选择性软擦除操作的多级存储器晶体管。6.根据权利要求5所述的方法，其中，所述软擦除操作和所述选择性软擦除操作与擦除操作相比在短得多的持续时间内被执行，其中，所述擦除操作被配置成将所述多级存储器晶体管的I
D
水平提高到完全擦除的I
D
水平，而不管所述多级存储器晶体管的起始I
D
水平如何。7.根据权利要求5所述的方法，其中，所述退火擦除操作与擦除操作相比在长得多的持续时间内被执行，以及其中，与所述退火擦除操作相比，在所述擦除操作期间所述多级存储
器晶体管中的所述至少一个多级存储器晶体管的栅极到漏极电压偏置的幅度更大。8.根据权利要求5所述的方法，还包括再填充和退火算法，包括：在完成对所述目标值的所述写入过程之后，对所述多级存储器晶体管中的所述至少一个多级存储器晶体管执行所述软擦除操作；验证I
D
水平是否已经至少达到目标I
D
+X％的水平，其中，X在20至50的范围内；对所述多级存储器晶体管中的所述至少一个多级存储器晶体管执行所述再填充编程操作；验证I
D
水平是否已经最多达到目标I
D
‑
Y％的水平，其中，Y在10至20的范围内；对所述多级存储器晶体管中的所述至少一个多级存储器晶体管执行所述退火擦除操作；验证所述多级存储器晶体管中的所述至少一个多级存储器晶体管中的每一个的I
D
水平；进行选择并仅对I
D
水平小于所述目标I
D LL的所述多级存储器晶体管中的所述至少一个多级存储器晶体管执行所述选择性软擦除操作，并且禁止未被选择的多级存储器晶体管；以及验证所述多级存储器晶体管中的所述至少一个多级存储器晶体管的I
D
水平是否恢复回到所述目标I
D
水平范围内。9.根据权利要求8所述的方法，其中，所述再填充和退火算法被配置成在使用所述多级存储器晶体管中的所述至少一个多级存储器晶体管的电荷俘获层中的深陷阱中的电荷替换浅陷阱中的电荷的情况下，将所述多级存储器晶体管中的所述至少一个多级存储器晶体管的I
D
水平维持在所述目标I
D
范围，其中，所述再填充编程操作通过向所述多级存储器晶体管中的所述至少一个多级存储器晶体管施加高栅极到漏极电压偏置和短编程脉冲...

【专利技术属性】
技术研发人员：文卡塔拉曼，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：