多比特非易失性存储器的擦除修复方法、系统、装置制造方法及图纸

本发明专利技术公开了一种多比特非易失性存储器的擦除修复方法、系统、装置，擦除修复方法包括：刷新缓存并加载待修复区域的待修复数据到缓存中；选定目标电压挡位，根据目标电压挡位确定目标电压挡位对应的修复校验电压和编程校验电压，修复校验电压比编程校验电压小；对待修复区域中任意一个存储单元，判断存储单元是否满足修复校验条件；当待修复区域中存在满足修复校验条件的存储单元，根据缓存中的待修复数据和编程校验电压对待修复区域的存储单元进行编程。因为判断存储单元是否满足擦除修复条件和修复时都是对待修复区域中的全部存储单元进行操作，所以可以减少加上存储阵列上的模拟电压的切换次数，从而降低在擦除修复过程中的功耗和时间。程中的功耗和时间。程中的功耗和时间。

【技术实现步骤摘要】
多比特非易失性存储器的擦除修复方法、系统、装置


[0001]本专利技术涉及多比特非易失性存储器的存储
，尤其涉及一种多比特非易失性存储器的擦除修复方法、系统、装置和计算机存储介质。

技术介绍

[0002]多比特非易失性存储器芯片具有擦写10W次可靠性的特性，当对一个区域进行擦除时，会对该区域共用位线(Bit Line，BL)和P型衬底(PWELL，PW)的存储单元造成干扰影响。如果这种干扰影响不断累积，就会导致存储数据读取出错。所以需要在擦除后中对受干扰区域进行修复，而现有的多比特非易失性存储器的擦除修复方法在修复过程中由于模拟电压加上存储阵列后，需要经常的加电或放电，从而导致了不必要的修复功耗和修复时间。

技术实现思路

[0003]以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本专利技术实施例提供了一种多比特非易失性存储器的擦除修复方法、系统、装置和计算机存储介质，能够在多比特非易失性存储器的擦除修复过程中，通过减少加在存储阵列上的模拟电压的切换次数，从而减少不必要的修复本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多比特非易失性存储器的擦除修复方法，所述多比特非易失性存储器具有多种电压挡位，所述擦除修复方法包括：刷新缓存并加载待修复区域的待修复数据到所述缓存中；选定目标电压挡位，根据所述目标电压挡位确定所述目标电压挡位对应的修复校验电压和编程校验电压，所述修复校验电压比所述编程校验电压小；对所述待修复区域中任意一个存储单元，判断所述存储单元是否满足修复校验条件，所述修复校验条件为所述存储单元中第一阈值电压大于或等于所述编程校验电压的存储元的阈值电压是否处于所述修复校验电压和所述编程校验电压之间，所述第一阈值电压为所述存储元对应的待修复数据的阈值电压；当所述待修复区域中存在满足所述修复校验条件的存储单元，根据所述缓存中的待修复数据和所述编程校验电压对所述待修复区域的存储单元进行编程。2.根据权利要求1所述的多比特非易失性存储器的擦除修复方法，其特征在于，所述对所述待修复区域中任意一个存储单元，判断所述存储单元是否满足修复校验条件，包括：从所述待修复区域的起始地址开始到末尾地址结束，按照地址递增的方式，根据所述修复校验电压和所述编程校验电压对所述待修复区域中的全部存储单元依次判断是否满足所述修复校验条件。3.根据权利要求1所述的多比特非易失性存储器的擦除修复方法，其特征在于，在存储单元满足所述修复校验条且为第一个满足所述修复校验条件的存储单元的情况下，记录所述存储单元的地址为第一起始地址，所述第一起始地址用于作为根据所述编程校验电压进行此次所述编程的起始地址和下一次根据所述修复校验电压和所述编程校验电压判断存储单元是否满足所述修复校验条件的起始地址。4.根据权利要求1所述的多比特非易失性存储器的擦除修复方法，其特征在于，当存储单元内的存储元的阈值电压大于或等于所述编程校验电压，且所述存储元的阈值电压与所述第一阈值电压对应，更新所述存储元对应的所述待修复数据。5.根据权利要求1所述的多比特非易失性存储器的擦除修复方法，其特征在于，所述选定目标电压挡位，根据所述目标电压挡位确定所述目标电压挡位对应的修复校验电压和编程校验电压，包括：根据目标电压档位对应的所述编程校验电压从小到大的选定目标电压挡位。6.根据权利要求1所述的多比特非易失性存储器的擦除修复方法，其特征在于，当所述多比特非易失性存储器的擦除修复方法执行的时间等于预设的时间阈值或所述多...

【专利技术属性】
技术研发人员：安友伟，伍惠瑜，刘大海，
申请(专利权)人：珠海博雅科技股份有限公司，
类型：发明
国别省市：