动态随机存取存储器及其程序化方法技术

本发明专利技术涉及一种动态随机存取存储器及其程序化方法，其分为两个阶段。在第一阶段中，击穿该动态随机存取存储器的记忆单元的电容，以使该动态随机存取存储器成为一次可程序化存储器。在第二阶段中，降低被击穿的电容的阻值，以使该记忆单元的状态资料可以更容易被判读。因此本发明专利技术可提供一种小面积的一次可程序化存储器。存储器。存储器。

【技术实现步骤摘要】
动态随机存取存储器及其程序化方法


[0001]本专利技术涉及一种动态随机存取存储器(Dynamic RandomAccess Memory；DRAM)，特别是涉及一种作为一次可程序化(One Time Programmable；OTP)存储器的动态随机存取存储器及其程序化方法。

技术介绍

[0002]在现今的IC产业，OTP存储器是一种重要的非挥发性存储器。OTP存储器经常用来储存不会更动的程序码(code)或固件(firmware)。在存储器产业中，OTP存储器也可以用来记录不合格(failure)列的位址、不合格行的位址或不合格位元的位址，以使多余(redundant)列、多余行或多余位元可以取代这些不合格列、不合格行或不合格位元。
[0003]传统的OTP存储器是利用高压来烧断其内部的电子熔丝。电子熔丝需要较大的面积，因此传统的OTP存储器会占用较大的芯片面积，而且需要额外的制程来制作电子熔丝，因而增加晶粒(die)成本。

技术实现思路

[0004]本专利技术的目的之一，在于提出一种作为一次可程序化存储器的动态随机存取存储器及其程序化方法。
[0005]本专利技术的目的之一，在于提出一种二阶段式的动态随机存取存储器的程序化方法。
[0006]为实现上述目的，本专利技术提供了如下方案：
[0007]一种动态随机存取存储器包括一字符线、一位元线及一记忆单元。该记忆单元包含一电容以及一晶体管。该电容具有一第一端及一第二端。该晶体管连接在该位元线及该电容的第一端之间，且该晶体管的闸极电极连接该字符线。本专利技术的程序化方法包括：在一第一阶段时，导通该晶体管以将该电容的第一端连接至该位元线，以及分别施加一第一电压及一第二电压至该位元线及该电容的第二端，以击穿该电容；在第二阶段时，关闭该晶体管以及分别施加一接地参考电压及一第三电压至该第二端及该晶体管的基底，以产生一第一电流通过该电容。
[0008]根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：本专利技术使用动态随机存取存储器作为一次可程序化存储器，其无需使用电子熔丝，因此本专利技术可提供一种小面积的一次可程序化存储器。
附图说明
[0009]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0010]图1为本专利技术动态随机存取存储器的程序化方法的第一阶段的实施例；
[0011]图2为本专利技术动态随机存取存储器的程序化方法的第二阶段的实施例；
[0012]图3为记忆单元的电路图；
[0013]图4为本专利技术动态随机存取存储器的程序化方法的第二阶段的另一实施例。
[0014]符号说明：
[0015]10...动态随机存取存储器，12...记忆单元，14...记忆单元，16...第一端，18...第二端，20...基底，22...第一掺杂区，24...第二掺杂区，26...闸极电极，BL1...位元线，BL2...位元线，C1...电容，GND...接地参考电压，I1...第一电流，I2...第二电流，M1...晶体管，PL...板线，V1...第一电压，V2...第二电压，V3...第三电压，V4...第四电压，Vc...电压，WL1...字符线，WL2...字符线。
具体实施方式
[0016]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0017]本专利技术的目的是提供一种动态随机存取存储器及其程序化方法，通过使用动态随机存取存储器作为一次可程序化存储器，其无需使用电子熔丝，因此本专利技术可提供一种小面积的一次可程序化存储器。
[0018]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0019]图1及图2为本专利技术动态随机存取存储器10的程序化方法。动态随机存取存储器10包含多个记忆单元12、14、多条字符线WL1、WL2及多条位元线BL1、BL2。动态随机存取存储器可通过多条字符线WL1、WL2及多条位元线BL1、BL2选取要读取或程序化的记忆单元12、14。图3为记忆单元12的电路图。如图1及图3所示，记忆单元12包括一晶体管M1及一电容C1，晶体管M1连接在位元线BL及电容C1的第一端16之间，字符线WL1上的电压控制晶体管M1导通或关闭，电容C1的第二端18连接至一板线(plateline)PL。DRAM的多个记忆单元12、14共同一条板线PL。图1的记忆单元12为1T1C的架构，但本专利技术不限于此。例如，记忆单元12也可以是2T1C的架构。记忆单元14的电路与记忆单元12的电路相同，故不再赘述。
[0020]如图1及图2所示，晶体管M1包括一基底20、一第一掺杂区22、一第二掺杂区24及一闸极电极26。第一掺杂区22及第二掺杂区24在基底20内，分别连接位元线BL1及电容C1的第一端16。闸极电极26在第一掺杂区22及第二掺杂区24之间，且在基底20上。基底20具有第一导电型，第一掺杂区22及第二掺杂区24具有第二导电型。在此实施例中，晶体管M1为NPN晶体管，因此第一导电型为P型，而第二导电型为N型。
[0021]本专利技术动态随机存取存储器10的程序化方法分为两个阶段，在此以程序化记忆单元12为例来说明。如图1及图3所示，在程序化操作的第一阶段时，字符线WL1被施加一电压Vc以导通晶体管M1，同时位元线BL1及板线PL也被分别施加第一电压V1及第二电压V2。换言之，第一电压V1及第二电压V2分别被施加至电容C1的第一端16及第二端18。第一电压V1及第二电压V2之间的压差可使电容C1被击穿(break down)。第一电压V1及第二电压V2之间的
压差约为3V～6V。第一电压V1大于动态随机存取存储器10的接地参考电压GND，第二电压V2小于接地参考电压GND，其中该接地参考电压GND为动态随机存取存储器10的接地端的电压。在一实施例中，该接地参考电压为0V，第一电压V1为2.5V，该第二电压V2为
‑
1.5V。由于电容C1被击穿后无法恢复，因此动态随机存取存储器10可作为OTP存储器。电容C1未被击穿前可视为一高阻值元件，电容C1被击穿后可视为一低阻值元件，因此可通过监测电容C1的阻值来判断记忆单元12的资料状态。例如，当电容C1的阻值大于一预设值时，判断记忆单元12的资料状态为“0”，当电容C1的阻值小于该预设值时，判断该记忆单元12的资料状态为“1”。
[0022]电容C1被击穿后，电容C1的阻值越小，在读取操作时可以越快的判断出记忆单元12的资料状态本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态随机存取存储器，其特征在于，所述动态随机存取存储器包括：一字符线；一位元线；一电容，具有一第一端及一第二端；以及一晶体管，连接在该位元线及该电容的该第一端之间；其中，在一程序化操作的第一阶段时，该晶体管被导通，而且一第一电压及一第二电压分别施加至该位元线及该第二端以击穿该电容；其中，在该程序化操作的第二阶段时，该晶体管被关闭，而且一接地参考电压及一第三电压分别施加至该第二端及该晶体管的基底以产生一第一电流通过该电容；其中，该电容与该晶体管组成一记忆单元。2.根据权利要求1所述的动态随机存取存储器，其特征在于，该基底具有一第一导电型，而该晶体管还包括：一第一掺杂区，位于该基底内，具有一第二导电型，其中该第一掺杂区电性连接该位元线；一第二掺杂区，位于该基底内，具有该第二导电型，其中该第二掺杂区电性连接该第一端；以及一闸极电极，在该基底上且位于该第一掺杂区及该第二掺杂区之间，其中该闸极电极电性连接该字符线。3.根据权利要求1所述的动态随机存取存储器，其特征在于，该第一电压及该第三电压大于该接地参考电压，且该第二电压小于该接地参考电压。4.根据权利要求1所述的动态随机存取存储器，其特征在于，该接地参考电压为0V，该第一电压为2.5V，该第二电压为
‑
1.5V，该第三电压为1V～3.5V。5.根据权利要求1所述的动态随机存取存储器，其特征在于，所述动态随机存取存储器还包括在该第二阶段时，一第四电压施加至该位元线以产生一第二电流通过该电容，该第四电压大于该接地参考电压。6.根据权利要求5所述的动态随机存取存储器，其特征在于，该第四电压为1V～3.5V。...

【专利技术属性】
技术研发人员：陈朝阳，董明圣，
申请(专利权)人：珠海南北极科技有限公司，
类型：发明
国别省市：