OTP读出电路，具备：OTP电路(1a)，具有将数据仅能够编程一次的第1OTP单元；以及可读出信号输出部(2)，生成用于读出数据的可读出电压，并将所生成的可读出电压输出到OTP电路(1a)。OTP电路(1a)通过来自可读出信号输出部的可读出电压，读出被编程在第1OTP单元中的数据。读出被编程在第1OTP单元中的数据。读出被编程在第1OTP单元中的数据。
【技术实现步骤摘要】
【国外来华专利技术】半导体装置、OTP读出电路以及OTP电路
[0001]本专利技术的实施方式涉及半导体装置、OTP读出电路以及OTP电路。
技术介绍
[0002]在具备具有OTP(一次可编程)单元(cell)的OTP电路的LSI(大规模集成电路)中，当接通电源而电源电压成为基准电压源的基准电压时，用于复位电源接通的复位解除信号被输出到控制电路。控制电路根据复位解除信号进行动作，OTP电路也根据复位解除信号进行动作。控制电路将数据编程到OTP单元中，并从OTP单元读出数据，将读出的数据作为修整信息来输出。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2005
‑
195746号公报
技术实现思路
[0006]专利技术要解决的课题
[0007]但是，由于基准电压源的基准电压有偏差，例如，如果不成为上限值2.1V，则复位解除信号就不会输出到控制电路和OTP电路。因此，即使OTP单元的读出电压例如为1.8V，复位也不会被解除，因此无法从OTP单元读出数据。
[0008]本实施方式提供一种能够自行(self)地读出存储元件的数据的半导体装置、OTP读出电路以及OTP电路。
[0009]用于解决课题的手段
[0010]根据本实施方式的一方式，半导体装置具备：第1存储元件，存储数据；以及可读出信号输出部，具备由与所述第1存储元件相同的结构构成的第2存储元件，该可读出信号输出部基于所述第2存储元件的状态判断为可读出所述第1存储元件的所述数据，并输出可读出信号。
[0011]根据本实施方式的一方式，具备将数据仅能够编程一次的第1OTP单元；以及流过恒定电流的恒流源，所述第1OTP单元具有：第1晶体管，第1栅极上从所述恒流源被供给电流，第1源极经由第1电阻被接地；以及存储晶体管，第2栅极上从所述恒流源被供给电流，第2源极被接地，所述第1晶体管和所述存储晶体管构成电流镜电路，通过所述恒流源而使电流流过，并使所述存储晶体管的栅极－源极间电压Vth1和所述第1晶体管的栅极－源极间电压Vth2逐渐上升，在表示数据编程前后的电流量的变动率的编程倍率成为最大的电压下，读出在使用Vth1和Vth2的差分在所述第1晶体管中流过电流后被编程在所述存储晶体管中的数据。
[0012]专利技术效果
[0013]根据本实施方式，能够自行地读出存储元件的数据。
附图说明
[0014]图1是表示具备实施方式的OTP电路的LSI的基本结构的图。
[0015]图2是表示具备第1实施方式的OTP读出电路的LSI的图。
[0016]图3是第1实施方式的OTP读出电路所具有的OTP电路的概略结构图。
[0017]图4是第1实施方式的OTP读出电路所具有的读出完成电压输出部的概略结构图。
[0018]图5是图3所示的OTP电路的具体的电路结构图。
[0019]图6是图4所示的读出完成电压输出部的具体的电路结构图。
[0020]图7是说明图3所示的OTP电路的具体的电路的数据读出时的动作的图。
[0021]图8是说明图3所示的OTP电路的具体的电路的对数据进行编程时的动作的图。
[0022]图9是表示在第2实施方式的OTP读出电路中，在图5所示的OTP电路内设置了偏置电路的情况下能够精确地设定读取条件的情形的图。
[0023]图10是表示在图5所示的OTP电路内不设置偏置电路的情况下读取条件扩大的情形的图。
具体实施方式
[0024]以下，一边参照附图，一边详细地说明实施方式的半导体装置、OTP读出电路。另外，所参照的附图是示意图。在以下的说明中，对具有相同功能及结构的要素标注共同的参照标号。
[0025](第1实施方式)
[0026]实施方式的半导体装置具备：存储数据的第1存储元件；以及可读出信号输出部，具备由与第1存储元件相同的结构构成的第2存储元件，该可读出信号输出部基于第2存储元件的状态判断为可读出第1存储元件的数据，并输出可读出信号。第1存储元件以及第2存储元件分别是非易失性存储器，例如是由存储单元构成的OTP单元、PROM(可编程ROM(Programmable ROM))、EPROM(可擦除可编程ROM(Erasable Programmable ROM))、EEPROM(电可擦除可编程ROM(Electrically Erasable Programmable ROM))、闪存等。
[0027]根据实施方式的半导体装置，可读出信号输出部基于第2存储元件的状态而判断为可读出第1存储元件的数据，并输出可读出信号。因此，能够自行地读出第1存储元件的数据。
[0028]以下，针对在半导体装置的第1存储元件以及第2存储元件为OTP单元的情况下，具备OTP单元的OTP电路及读出被存储在OTP单元中的数据的OTP读出电路进行说明。图1表示具有实施方式的OTP电路的LSI的基本结构。该LSI具备由可变电源31和运算放大器32构成的基准电压源30、上电复位(Power on reset)电路(POR电路)33、控制电路14、与控制电路14连接的OTP电路10a、10b。
[0029]OTP电路10a、10b分别具有多个OTP单元，各个OTP单元能够将1比特(bit)的数据进行编程(写入)，并能够读出数据。OTP电路10a、10b例如由8比特数据构成。
[0030]基准电压源30将基准电压输出到POR电路33的反相输入端子(－)。POR电路33由比较器构成，对被输入到同相输入端子(开关)的电压VDD和被输入到反相输入端子的基准电压VREF进行比较，在电压VDD成为基准电压时，将复位解除信号XUVLO输出到控制电路14。
[0031]控制电路14由数字电路构成，通过复位解除信号启动，并且将复位解除信号输出
到OTP电路10a、10b。OTP电路10a、10b根据复位解除信号而动作。控制电路14能够将数据编程(PROG)到OTP电路10a、10b内的OTP单元中，并且，将输入信号(DIN)作为输入，能够从OTP电路10a、10b内的OTP单元一比特一比特地读出数据和END信号。
[0032]另外，控制电路14还能够将从OTP电路10a内的OTP单元读出的数字数据转换为模拟数据，并将该模拟数据作为用于使基准电压源30的电压可变的修整信息而输出。
[0033]图2是表示具备第1实施方式的OTP读出电路的LSI的图。在图1所示的LSI中，OTP电路10a根据来自控制电路14的复位解除信号而读出被编程在OTP单元中的数据，但图2所示的第1实施方式的OTP读出电路3的特征在于，不输入来自控制电路14的复位解除信号，即使基准电压源30的基准电压有偏差，也能自行地从OTP单元读出数据。
[0034]图2所示的LSI相对于图1所示的LSI，不同之处在于OTP读出电路3，因此在此主要说明OTP读出电路3。OTP读出电路3具备与控制电本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，具备：第1存储元件，存储数据；以及可读出信号输出部，具备由与所述第1存储元件相同的结构构成的第2存储元件，该可读出信号输出部基于所述第2存储元件的状态判断为可读出所述第1存储元件的所述数据，并输出可读出信号。2.一种OTP读出电路，具备：OTP电路，具有将数据仅能够编程一次的第1OTP单元；以及可读出信号输出部，生成用于读出所述数据的可读出电压，所述OTP电路通过来自所述可读出信号输出部的所述可读出电压，读出被编程在所述第1OTP单元中的数据。3.根据权利要求2所述的OTP读出电路，其中，所述可读出信号输出部具有由与所述OTP电路中所具备的所述第1OTP单元相同的结构构成的第2OTP单元。4.根据权利要求3所述的OTP读出电路，其中，所述可读出信号输出部具备流过第2恒定电流的第2恒流源，所述第2OTP单元具有第2晶体管，将通过所述第2恒流源的电流流过所述第2晶体管而生成的所述可读出电压输出到所述OTP电路。5.根据权利要求2至4中任一项所述的OTP读出电路，其中，所述OTP电路具备流过第1恒定电流的第1恒流源，所述第1OTP单元包括：第1晶体管，第1栅极上从所述第1恒流源被供给电流，第1源极经由第1电阻被接地；以及存储晶体管，第2栅极上从所述第1恒流源被供给电流，第2源极被接地，所述第1晶体管和所述存储晶体管构成电流镜电路，读出被编程在所述存储晶体管中的数据。6.根据权利要求2至4中任一项所述的OTP读出电路，其中，所述第1OTP单元包括：第1晶体管，第1栅极上被施加写入电压...
【专利技术属性】
技术研发人员：竹中省治，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。