静电保护电路及芯片制造技术

本发明专利技术涉及一种静电保护电路及芯片，包括：静电保护模块，位于被保护芯片内部，与被保护电路连接；及控制模块，与所述静电保护模块连接，用于在所述被保护芯片发生静电时向所述静电保护模块输出低电平以触发所述静电保护模块泄放静电电流，并在所述被保护芯片未发生静电时向所述静电保护模块输出高电平以降低所述静电保护模块的静态漏电电流。上述静电保护电路不仅能够对被保护芯片进行静电保护，还能够降低自身的漏电流。能够降低自身的漏电流。能够降低自身的漏电流。

【技术实现步骤摘要】
静电保护电路及芯片


[0001]本申请涉及集成电路
，特别是涉及一种静电保护电路及芯片。

技术介绍

[0002]目前半导体的制程越来越先进，随着沟道长度越来越短、结深(junction depth)越来越浅、金属硅化物(silicide)的应用、轻掺杂漏极(LDD，Lightly Doped Drain)的应用及氧化层越来越薄，使得静电释放(ESD，Electro
‑
Static discharge)设计的窗口(window)越来越小，ESD保护设计面临的挑战越来越大。为了保护集成电路免于受到静电的危害，通常要对集成电路进行静电保护。然而，传统的静电保护电路存在漏电等问题。

技术实现思路

[0003]基于此，有必要针对传统技术中静电保护电路漏电的问题提供一种静电保护电路及芯片。
[0004]为了实现上述目的，一方面，本专利技术提供了一种静电保护电路包括：
[0005]静电保护模块，位于被保护芯片内部，与被保护电路连接；及
[0006]控制模块，与所述静电保护模块连接，用于在所述被保本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电保护电路，其特征在于，包括：静电保护模块，位于被保护芯片内部，与被保护电路连接；及控制模块，与所述静电保护模块连接，用于在所述被保护芯片发生静电时向所述静电保护模块输出低电平以触发所述静电保护模块泄放静电电流，并在所述被保护芯片未发生静电时向所述静电保护模块输出高电平以降低所述静电保护模块的静态漏电电流。2.根据权利要求1所述的静电保护电路，其特征在于，所述静电保护模块包括：可控硅整流器，具有阳极、阴极及触发端，所述控制模块连接于所述可控硅整流器的阳极和阴极之间；以及二极管串，包括多个串联的二极管，所述二极管串的阳极与所述可控硅整流器的触发端连接，所述二极管串的阴极与所述控制模块连接；在所述被保护芯片发生静电时，所述控制模块向所述二极管串的阴极输出低电平以触发所述可控硅整流器泄放静电电流；在所述被保护芯片未发生静电时，所述控制模块向所述二极管串的阴极输出高电平以降低所述二极管串两端的压降。3.根据权利要求2所述的静电保护电路，其特征在于，所述可控硅整流器的触发电压随所述二极管数量的增加而增加。4.根据权利要求3所述的静电保护电路，其特征在于，所述二极管数量范围为2个～3个。5.根据权利要求2所述的静电保护电路，其特征在于，所述可控硅整流器的维持电压大于所述被保护芯片的电源电压。6.根据权利要求2所述的静电保护电路，其特征在于，所述可控硅整流器的等效电路包括第一三极管、第二三极管及第一电阻，所述第一三极管的发射极为所述可控硅整流器的阳极，所述第一三极管的基极与所述二极管串的阳极和所述第二三极管的集电极连接，所述第一三极管的集电极与所述第二三极管的基极和所述第一电阻的一端连接，所述第二三极管的发射极与所述第一电阻的另一端连接后作为所述可控硅整流器的阴极。7.根据权利要求6所述的静电保护电路，其特征在于，所述第一三极管为PNP三极管，所述第二三极管为NPN三极管。8.根据权利要求2所述的静电保护电路，其特征在于，所述控制模块包括：触发单元，连接于所述可控硅整流器的阳极和阴极之间，用于在所述被保护芯片发生静电时产生...

【专利技术属性】
技术研发人员：许杞安，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：