阵列基板和显示设备制造技术

技术编号:34075113 阅读:23 留言:0更新日期:2022-07-11 17:27
提供一种阵列基板。该阵列基板包括以包括M行和N列的阵列布置的多个子像素。该阵列基板包括:在第(2n

【技术实现步骤摘要】
【国外来华专利技术】阵列基板和显示设备


[0001]本专利技术涉及显示技术,尤其涉及一种阵列基板和显示设备。

技术介绍

[0002]有机发光二极管(OLED)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压来控制亮度的薄膜晶体管液晶显示器(TFT

LCD)不同,OLED由需要保持恒定以控制照度的驱动电流来驱动。OLED显示面板包括多个像素单元,所述像素单元配置有以多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管,该驱动晶体管具有连接到每行一条栅线的栅极端子和连接到每列一条数据线的漏极端子。当其中像素单元被选通的行被导通时,连接到驱动晶体管的开关晶体管被导通,并且数据电压从数据线经由开关晶体管施加到驱动晶体管,使得驱动晶体管将与数据电压对应的电流输出到OLED器件。驱动OLED器件以发射相应亮度的光。

技术实现思路

[0003]在一个方面,本公开提供了一种阵列基板,其包括以包括M行和N列的阵列布置的多个子像素;其中,所述阵列基板包括:多个第一栅线;多个第二栅线;多个第三栅线;多个第四栅线;多个第一数据线;多个第二数据线;多个第三数据线;以及多个第四数据线;其中所述多个第一栅线中的相应第一栅线被配置为向在第(2n

1)列中且在第(2m

1)行中的子像素提供栅极驱动信号,其中,1≤n≤N/2,1≤m≤M/2;所述多个第二栅线中的相应第二栅线被配置为向在第(2n

1)列中且在第(2m)行中的子像素提供栅极驱动信号;所述多个第三栅线中的相应第三栅线被配置为向在第(2n)列中且在第(2m)行中的子像素提供栅极驱动信号;所述多个第四栅线中的相应第四栅线被配置为向在第(2n)列中且在第(2m

1)行中的子像素提供栅极驱动信号;所述多个第一数据线中的相应第一数据线被配置为向在第(2n

1)列中且在第(2m

1)行中的子像素提供数据电压信号;所述多个第二数据线中的相应第二数据线被配置为向在第(2n

1)列中且在第(2m)行中的子像素提供数据电压信号;所述多个第三数据线中的相应第三数据线被配置为向在第(2n)列中且在第(2m)行中的子像素提供数据电压信号;以及所述多个第四数据线中的相应第四数据线被配置为向在第(2n)列中且在第(2m

1)行中的子像素提供数据电压信号;其中所述多个子像素包括:在第(2n

1)列中且在第(2m

1)行中的相应第一子像素;在第(2n

1)列中且在第(2m)行中的相应第二子像素;在第(2n)列中且在第(2m)行中的相应第三子像素;以及在第(2n)列中且在第(2m

1)行中的相应第四子像素。
[0004]可选地,所述第二相应栅线和所述第三相应栅线位于所述相应第一子像素和所述相应第二子像素之间,并且位于所述相应第三子像素和所述相应第四子像素之间;所述第一相应栅线和所述第四相应栅线通过所述相应第一子像素并且通过所述相应第四子像素而与所述第二相应栅线和所述第三相应栅线间隔开;所述相应第二数据线和所述相应第三数据线在所述相应第一子像素和所述相应第四子像素之间,并且在所述相应第二子像素和
所述相应第三子像素之间;所述相应第一数据线通过所述相应第一子像素并且通过所述相应第二子像素而与所述相应第二数据线和所述相应第三数据线间隔开;以及所述相应第四数据线通过所述相应第三子像素并且通过所述相应第四子像素而与所述相应第二数据线和所述相应第三数据线间隔开。
[0005]可选地,所述阵列基板还包括:在相应第一子像素中并且电连接到所述相应第一栅线的相应第一子像素栅线;在相应第二子像素中并且电连接到所述相应第二栅线的相应第二子像素栅线;在相应第三子像素中并且电连接到所述相应第三栅线的相应第三子像素栅线;以及在相应第四子像素中并且电连接到所述相应第四栅线的相应第四子像素栅线。
[0006]可选地,所述阵列基板还包括第一栅极绝缘层和第二栅极绝缘层;其中,所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线位于所述第一栅极绝缘层和所述第二栅极绝缘层之间;以及所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线位于所述第二栅极绝缘层的远离所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线的一侧。
[0007]可选地,所述阵列基板的多个像素驱动电路中的各个像素驱动电路包括存储电容器;所述存储电容器包括:第一电容器电极,其与所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线位于同一层中;以及第二电容器电极,其与所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线位于同一层中。
[0008]可选地,所述阵列基板还包括:相应第一栅线连接线,其延伸到相应第一子像素中,并且电连接所述相应第一栅线和所述相应第一子像素栅线;相应第二栅线连接线,其延伸到相应第二子像素中,并且电连接所述相应第二栅线和所述相应第二子像素栅线;相应第三栅线连接线,其延伸到相应第三子像素中,并且电连接所述相应第三栅线和所述相应第三子像素栅线;以及相应第四栅线连接线,其延伸到相应第四子像素中,并且电连接所述相应第四栅线和所述相应第四子像素栅线。
[0009]可选地,所述阵列基板还包括第一栅极绝缘层、第二栅极绝缘层和层间电介质层;其中,所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线位于所述第一栅极绝缘层和所述第二栅极绝缘层之间;所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线位于所述第二栅极绝缘层的远离所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线的一侧;以及所述相应第一栅线连接线、所述相应第二栅线连接线、所述相应第三栅线连接线和所述相应第四栅线连接线位于所述层间电介质层的远离所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线的一侧。
[0010]可选地,所述多个子像素中的相应一个还包括第一连接线,所述第一连接线通过所述第二电容器电极中的孔电连接至所述第一电容器电极,并且电连接至包括多个像素驱动电路中的相应像素驱动电路的一部分的半导体材料层。
[0011]可选地,所述阵列基板的多个像素驱动电路中的相应像素驱动电路包括存储电容器,所述存储电容器包括第一电容器电极和第二电容器电极;除了其中不包括所述第二电容器电极的一部分的孔区域外,所述第二电容器电极在基底基板上的正投影完全覆盖所述
第一电容器电极在所述基底基板上的正投影并留有余量;所述阵列基板还包括第一栅极绝缘层、第二栅极绝缘层和层间电介质层;所述第一电容器电极位于所述第一栅极绝缘层和所述第二栅极绝缘层之间;所述第二电容器电极位于所述第本文档来自技高网
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种阵列基板,其包括以包括M行和N列的阵列布置的多个子像素;其中,所述阵列基板包括:多个第一栅线;多个第二栅线;多个第三栅线;多个第四栅线;多个第一数据线;多个第二数据线;多个第三数据线;以及多个第四数据线;其中所述多个第一栅线中的相应第一栅线被配置为向在第(2n

1)列中且在第(2m

1)行中的子像素提供栅极驱动信号,其中,1≤n≤N/2,1≤m≤M/2;所述多个第二栅线中的相应第二栅线被配置为向在第(2n

1)列中且在第(2m)行中的子像素提供栅极驱动信号;所述多个第三栅线中的相应第三栅线被配置为向在第(2n)列中且在第(2m)行中的子像素提供栅极驱动信号;所述多个第四栅线中的相应第四栅线被配置为向在第(2n)列中且在第(2m

1)行中的子像素提供栅极驱动信号;所述多个第一数据线中的相应第一数据线被配置为向在第(2n

1)列中且在第(2m

1)行中的子像素提供数据电压信号;所述多个第二数据线中的相应第二数据线被配置为向在第(2n

1)列中且在第(2m)行中的子像素提供数据电压信号;所述多个第三数据线中的相应第三数据线被配置为向在第(2n)列中且在第(2m)行中的子像素提供数据电压信号;以及所述多个第四数据线中的相应第四数据线被配置为向在第(2n)列中且在第(2m

1)行中的子像素提供数据电压信号;其中所述多个子像素包括:在第(2n

1)列中且在第(2m

1)行中的相应第一子像素;在第(2n

1)列中且在第(2m)行中的相应第二子像素;在第(2n)列中且在第(2m)行中的相应第三子像素;以及在第(2n)列中且在第(2m

1)行中的相应第四子像素。2.根据权利要求1所述的阵列基板,其中,所述第二相应栅线和所述第三相应栅线位于所述相应第一子像素和所述相应第二子像素之间,并且位于所述相应第三子像素和所述相应第四子像素之间;所述第一相应栅线和所述第四相应栅线通过所述相应第一子像素并且通过所述相应第四子像素而与所述第二相应栅线和所述第三相应栅线间隔开;所述相应第二数据线和所述相应第三数据线在所述相应第一子像素和所述相应第四子像素之间,并且在所述相应第二子像素和所述相应第三子像素之间;所述相应第一数据线通过所述相应第一子像素并且通过所述相应第二子像素而与所
述相应第二数据线和所述相应第三数据线间隔开;以及所述相应第四数据线通过所述相应第三子像素并且通过所述相应第四子像素而与所述相应第二数据线和所述相应第三数据线间隔开。3.根据权利要求1或2所述的阵列基板,还包括:在所述相应第一子像素中并且电连接到所述相应第一栅线的相应第一子像素栅线;在所述相应第二子像素中并且电连接到所述相应第二栅线的相应第二子像素栅线;在所述相应第三子像素中并且电连接到所述相应第三栅线的相应第三子像素栅线;以及在所述相应第四子像素中并且电连接到所述相应第四栅线的相应第四子像素栅线。4.根据权利要求3所述的阵列基板,还包括第一栅极绝缘层和第二栅极绝缘层;其中,所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线位于所述第一栅极绝缘层和所述第二栅极绝缘层之间;以及所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线位于所述第二栅极绝缘层的远离所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线的一侧。5.根据权利要求4所述的阵列基板,其中,所述阵列基板的多个像素驱动电路中的各个像素驱动电路包括存储电容器;所述存储电容器包括:第一电容器电极,其与所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线位于同一层中;以及第二电容器电极,其与所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线位于同一层中。6.根据权利要求3至5中任一项所述的阵列基板,还包括:相应第一栅线连接线,其延伸到所述相应第一子像素中,并且电连接所述相应第一栅线和所述相应第一子像素栅线;相应第二栅线连接线,其延伸到所述相应第二子像素中,并且电连接所述相应第二栅线和所述相应第二子像素栅线;相应第三栅线连接线,其延伸到所述相应第三子像素中,并且电连接所述相应第三栅线和所述相应第三子像素栅线;以及相应第四栅线连接线,其延伸到所述相应第四子像素中,并且电连接所述相应第四栅线和所述相应第四子像素栅线。7.根据权利要求6所述的阵列基板,还包括第一栅极绝缘层、第二栅极绝缘层和层间电介质层;其中,所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线位于所述第一栅极绝缘层和所述第二栅极绝缘层之间;所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线位于所述第二栅极绝缘层的远离所述相应第一子像素栅线、所述相应第二子像素栅线、所述相应第三子像素栅线和所述相应第四子像素栅线的一侧;以及所述相应第一栅线连接线、所述相应第二栅线连接线、所述相应第三栅线连接线和所
述相应第四栅线连接线位于所述层间电介质层的远离所述相应第一栅线、所述相应第二栅线、所述相应第三栅线和所述相应第四栅线的一侧。8.根据权利要求5所述的阵列基板,其中,所述多个子像素中的相应一个还包括第一连接线,所述第一连接线通过所述第二电容器电极中的孔电连接至所述第一电容器电极,并且电连接至包括多个像素驱动电路中的相应像素驱动电路的一部分的半导体材料层。9.根据权利要求8所述的阵列基板,其中,所述阵列基板的多个像素驱动电路中的相应像素驱动电路包括存储电容器,所述存储电容器包括第一电容器电极和第二电容器电极;除了其中不包括所述第二电容器电极的一部分的孔区域外,所述第二电容器电极在基底基板上的正投影完全覆盖所述第一电容器电极在所述基底基板上的正投影并留有余量;所述阵列基板还包括第一栅极绝缘层、第二栅极绝缘层和层间电介质层;所述第一电容器电极位于所述第一栅极绝缘层和所述第二栅极绝缘层之间;所述第二电容器电极位于所述第二栅极绝缘层和所述层间电介质层之间;以及所述第一连接线位于所述层间电介质层的远离所述第二电容器电极的一侧;其中,所述阵列基板还包括:第一通孔,其位于所述孔区域中并延伸穿过所述层间电介质层和所述第二栅极绝缘层;以及第二通孔,其延伸穿过所述层间电介质层、所述第二栅极绝缘层和所述第一栅极绝缘层;其中,所述第一连接线通过所述第一通孔连接到所述第一电容器电极;以及所述第一连接线通过所述第二通孔连接到半导体材料层。10.根据权利要求9所述的阵列基板,其中,多个像素驱动电路中的相应像素驱动电路包括:驱动晶体管;第一晶体管;第二晶体管;第三晶体管;第四晶体管;第五晶体管;以及第六晶体管;其中所述第三晶体管的源极、所述第三晶体管的有源层、所述第三晶体管的漏极、所述第一晶体管的源极、所述第一晶体管的有源层、所述第一晶体管的漏极是所述多个子像素中的相应一个中的整体结构的部分;以及所述第一连接线通过所述第二通孔连接到所述第三晶体管的源极和所述第一晶体管的漏极。11.根据权利要求8至10中任一项所述的阵列基板,其中,所述多个子像素中的相应一个还包括在所述第一连接线上的第一平坦化层,以及位于所述第一平坦化层的远离所述第一连接线的一侧的第一防干扰块;所述第一防干扰块在基底基板上的正投影与所述第一连接线在所述基底基板上的正投影至少部分重叠;以及
所述第一防干扰块电连接到所述多个子像素中的相应一个中的相应发光元件的阳极,并且电连接到所述半导体材料层。12.根据权利要求11所述的阵列基板,其中,多个像素驱动电路中的相应像素驱动电路包括:驱动晶体管;第一晶体管;第二晶体管;第三晶体管;第四晶体管;第五晶体管;以及第六晶体管;其中,所述第三晶体管的源极通过第一连接线电连接到所述第二电容器电极,并且电连接到所述第一晶体管的漏极;以及所述第一防干扰块在所述基底基板上的正投影与所述第三晶体管的源极在所述基底基板上的正投影至少部分重叠。13.根据权利要求11或12所...

【专利技术属性】
技术研发人员:李梅董甜王丽
申请(专利权)人:京东方科技集团股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1