本发明专利技术提供一种电容电路，其包含第一电容、第二电容、第三电容、第四电容、第一压差产生器及第二压差产生器。第一电容包含耦接至第一节点的正压端及耦接至第二节点的负压端。第二电容包含耦接至第一节点的负压端及耦接至第二节点的正压端。第三电容包含耦接至第一节点的正压端及耦接至第三节点的负压端。第四电容包含耦接至第一节点的负压端及耦接至第三节点的正压端。第一压差产生器耦接第二节点及第四节点，用来在第二节点及第四节点间提供第一压差。第二压差产生器耦接第四节点及第三节点，用来在第四节点及第三节点间提供第二压差。上述电容电路在操作电压上，可提供线性动态电容及稳定电容值，从而有效地提高电容的运作效能。
【技术实现步骤摘要】
本专利技术是关于一种电容电路，且特别是一种具有线性电容值的高密度电 容电路。
技术介绍
许多无线通讯装置，如移动电话都需具备模拟及数字信号处理功能，所 以移动电话的收发端均需具备模拟及数字混合信号的处理功能。而混合信号 设备使用模拟及数字电路以进行模拟及数字处理时，电容是最重要的组件之 一，其中电容值的电压系数更是决定电容运作效能的关键参数。利用现有技术的数字互补型金属氧化物半导体(ComplementaryMetal-Oxi de-Semiconductor，CMOS)工艺制造电容的综合方法，不仅增加复杂度还会产生 额外的成本，或者制造出来的电容在足够大的偏压范围下，其电容值欠缺所 要的线性值。在一对金属层之间夹着夹层电介质(interleveldielectric)的金属电 容已逐渐开发研究。此金属电容的制造已完全整合到现存工艺的末端，利用 现存金属及氧化沉淀工艺可用来产生金属电容。然而，现存金属构造结合厚 实的夹层电介质的工艺仅能制造大面积但不精确的电容。所以其它金属电容 己经改用钽(Ta)或者氮钽化合物金属层(TaN)，但是钽或氮钽化合物的电容需 导入更多的沉积以及光罩程序而增加工艺的成本。因此，找出一种可经由现 存标准CMOS工艺，无需付出额外成本即可制造的可靠、线性的电容电路是 刻不容缓的。
技术实现思路
为解决上述无法在不付出额外成本的情况下制造可达到所要的可靠度与 线性度电容值的电容电路的问题，本专利技术提出一种电容电路，既可在操作电 压上提供线性动态电容及稳定电容值，又不需要额外的成本。本专利技术提供的一种技术方案为提供一种电容电路，包含第一电容、第 二电容、第三电容、第四电容、第一压差产生器以及第二压差产生器。第一 电容包含耦接至第一节点的正压端及耦接至第二节点的负压端。第二电容包 含耦接至第一节点的负压端及耦接至第二节点的正压端。第三电容包含耦接 至第一节点的正压端及耦接至第三节点的负压端。第四电容包含耦接至第一 节点的负压端及耦接至第三节点的正压端。第一压差产生器耦接第二节点及 第四节点，用来在第二节点及第四节点间提供第一压差。第二压差产生器耦 接第四节点及第三节点，用来在第四节点及第三节点间提供第二压差。本专利技术提供的另一种技术方案为提供一种电容电路，包含第一电容组、 第二电容组、第三电容组、第四电容组。第一电容组耦接于第一节点及第二节点，第二电容组耦接于第一节点及第三节点，第三电容组耦接第一节点及 第四节点，第四电容组耦接第一节点及第五节点，其中每一电容组皆包含第 一电容、第二电容、第一端及第二端，而第一电容包含耦接至第一端的正压 端及耦接至第二端的负压端，第二电容包含耦接至第一端的负压端及耦接至 第二端的正压端，每一电容组分别经由第一端及第二端与对应的节点相耦接。 电容电路更包含第一压差产生器、第二压差产生器、第三压差产生器、第四 压差产生器。第一压差产生器耦接于第三节点及第六节点，第二压差产生器 耦接于第二节点及第六节点，第三压差产生器耦接于第六节点及第四节点， 第四压差产生器耦接于第六节点及第五节点，其中每一压差产生器皆包含第 一端及第二端，每一压差产生器皆在第一端及第二端间提供对应压差，且皆 经由第一端以及第二端与对应的节点相耦接。本专利技术提供的又一种技术方案为提供一种电容电路，包含多个电容组 以及多个压差产生器。每一电容组皆包含第一电容、第二电容、第一端及第 二端，第一电容包含耦接至第一端的正压端及耦接至第二端的负压端，第二 电容包含耦接至第一端的负压端及耦接至第二端的正压端，每一电容组分别 经由电容组的第一端耦接至第一节点。每一压差产生器皆耦接于第二节点以 及多个电容组中的一电容组的第二端，且在第二节点以及多个电容组中的一 电容组之间提供对应压差。本专利技术提供的电容电路通过一个以上的电容组及压差产生器提供电压转 换，以保持在操作电压范围内平滑的电容值波动。可提供线性动态电容及稳 定电容值，从而有效地提高电容的运作效能，并且其制造不需要额外的成本。附图说明图1是本专利技术的第一实施方式的电容电路示意图。 图2是单一电容的电容值与操作电压的关系图。图3A-3C分别是单一电容在未耦接电压差、耦接+AV压差以及-AV压 差时的示意图。图4是本专利技术第二实施方式的电容电路示意图。 图5是电容值与操作电压的关系图。图6A-6C分别是单一电容组在未耦接电压差、耦接+AV压差以及-AV 压差时的示意图。图7是本专利技术第三实施方式的电容电路示意图。图8是流经压差产生器的电流不同时电压与电容关系图。图9是本专利技术第四实施方式的电容电路示意图。具体实施例方式请参阅图l，图l是本专利技术的第一实施方式的电容电路400的示意图。电容电路400包含多个电容C1、 C2及多个压差产生器406、 408。电容Cl包含 第一端401及第二端402;电容C2包含第三端403及第四端404。电容Cl 经由第一端401耦接于第一节点Nl;电容C2经由第三端403耦接于第一节 点Nl 。压差产生器406与第二节点N2及电容Cl的第二端402相耦接，压差 产生器408则与第二节点N2及电容C2的第四端404相耦接。请一并参阅图l、图2与图3A-3C。图2是单一电容的电容值与操作电压 的关系图。电容值-电压曲线(以下简称C-V曲线)10表示图3A所示的单一电 容的电容值在操作电压下的变化情况。C-V曲线20表示在图3B所示的电容 在耦接压差+AV下，其电容值与操作电压的变化关系。C-V曲线30表示在图 3C所示的电容在耦接压差-AV下，其电容值与操作电压的变化关系。C-V曲 线40表示在图l所示的电容电路400中，其电容值与操作电压的变化关系。 如图1的电容电路400所示，当带有压差+AV的电容Cl与带有压差-AV的电 容C2并联时，电容电路400的电容值即为电容C1、 C2两电容值的总和。此 外，图2的C-V曲线40较第3A图的单一电容的C-V曲线10更接近线性。 就此而言，电容电路400在操作电压下提供更接近线性动态电容值，让设计 者在设计期间能更方便地设定所需的电容值。优选地，压差产生器406、 408可提供对应的压差+/-/^,且任一压差产 生器406、 408可以是电阻器、二极管、或是由基极耦接于集电极或发射极的 双极结型晶体管(Bipolar Junction Transistor, BJT)、或是栅极耦接于漏极或者 源极的半导体金属氧化物(Metal-Oxide-Semiconductor， MOS)晶体管来实现。请参阅图4，图4是本专利技术第二实施方式的电容电路300的示意图。电容 电路300包含多个电容组Pl、 P2及多个压差产生器306、 308。每个电容组 Pl、 P2皆包含第一电容C1、第二电容C2、第一端302及第二端304。第一 电容Cl包含耦接于第一端302的正压端及耦接于第二端304的负压端；第二 电容C2则包含耦接于第一端302的负压端及耦接于第二端304的正压端。每 个电容组Pl、 P2都经由第一端302耦接于第一节点Nl。压差产生器306、 308都耦接于第二节点N2及第二端304之间。请参阅图4、图5及图6A-6C。图5是电容值与操作电压的关系图。C-V 曲线60表示图6A所示的单一电容组的本文档来自技高网...
【技术保护点】
一种电容电路，其特征在于，该电容电路包含：第一电容，包含耦接至第一节点的正压端及耦接至第二节点的负压端；第二电容，包含耦接至所述的第一节点的负压端及耦接至所述的第二节点的正压端；第三电容，包含耦接至所述的第一节点的正压端及耦接至第三节点的负压端；第四电容，包含耦接至所述的第一节点的负压端及耦接至所述的第三节点的正压端；第一压差产生器，耦接所述的第二节点及第四节点，用来在该第二节点及该第四节点间提供第一压差；以及第二压差产生器，耦接所述的第四节点及所述的第三节点，用来在该第四节点及该第三节点间提供第二压差。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：詹归娣，王守琮，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。