一种含射频芯片的集成电路封装结构及其制备方法技术

本发明专利技术公开一种含射频芯片的集成电路封装结构的制备方法，包括：提供基板，在基板上制作线路结构，线路结构具有第一区域和第二区域；在第一区域四周制作围墙式屏蔽壁，在第二区域四周制作若干间隔设置的导电柱；提供至少一第一芯片和若干第二芯片，第一芯片为射频芯片，将其贴于第一区域，将第二芯片贴于第二区域；对第一芯片、第二芯片、屏蔽壁及导电柱塑封，形成第一塑封层；在第一塑封层上制作金属层，对该金属层图形化处理，形成与屏蔽壁上端连接并覆盖安装槽的屏蔽盖以及与铜柱上端连接的第三线路层，屏蔽壁和屏蔽盖组成屏蔽罩；提供若干第三芯片，将其贴于第三线路层上并电性引出。本发明专利技术在制备线路时同步制得屏蔽罩，简化了工艺与结构。简化了工艺与结构。简化了工艺与结构。

An integrated circuit packaging structure containing RF chip and its preparation method

【技术实现步骤摘要】
一种含射频芯片的集成电路封装结构及其制备方法


[0001]本专利技术涉及先进电子封装
，具体涉及一种含射频芯片的集成电路封装结构的制备方法及采用该制备方法制得的含射频芯片的集成电路封装结构。

技术介绍

[0002]近年来，随着电子产品小型化发展的要求，封装技术不断革新，智能模组技术迅速发展。由于电子元件分布密度高，电子元件之间的线路短，同时电子元件需在很高的工作频率下工作，使来自电子产品外部或内部的电子元件之间的电磁干扰情形日益严重。为了防止电磁波的相互干扰，各种防电磁波干扰的方案应运而生。
[0003]传统的电磁屏蔽结构主要有两种：一种是单独的一个无线或射频模块上面加金属盖，其缺点是集成度低，体积大；另一种现有的电磁屏蔽封装模组结构，其主要工艺是包封之后在封装体上开槽、填充金属、并且以金属溅镀、喷涂或其他镀膜方式在封胶体的表面形成一电磁屏蔽层。采用这种方式的缺点在于，封装时采用混掺70
‑
75％金属材料的环氧树脂(epoxy)填充塑封体开槽部分，然而高含量的金属难以均匀地分布于环氧树脂内，而易于沉积在封装层底部，形成金属聚集区与环氧树脂区的分层结构。

技术实现思路

[0004]本专利技术的目的在于提供一种含射频芯片的集成电路封装结构的制备方法，可以在制备线路的时候同步制得用以屏蔽射频芯片的电磁效应的屏蔽罩集成电路封装结构，简化工艺与结构，降低串扰及生产成本。
[0005]为达此目的，本专利技术采用以下技术方案：
[0006]一方面，提供一种含射频芯片的集成电路封装结构的制备方法，包括以下步骤：
[0007]S10、提供贴有临时键合胶的基板，在所述基板上制作线路结构，所述线路结构具有第一区域和第二区域；
[0008]其中，该基板可以为FR
‑
4基板，尺寸不限，形状以方形为宜；
[0009]S20、在所述第一区域四周制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二区域四周制作若干间隔设置的导电柱；
[0010]其中，屏蔽壁和导电柱同步制作；
[0011]S30、提供至少一个第一芯片和若干第二芯片，所述第一芯片为射频芯片(RF)，将所述第一芯片贴于所述第一区域并位于所述安装槽内，将所述第二芯片贴于所述第二区域；
[0012]S40、对所述第一芯片、所述第二芯片、所述屏蔽壁以及所述导电柱进行塑封，形成第一塑封层；
[0013]S50、在所述第一塑封层上制作金属层，对该金属层进行图形化处理，形成与所述屏蔽壁上端连接并覆盖所述安装槽的屏蔽盖以及与所述铜柱上端连接的第三线路层，所述屏蔽壁和所述屏蔽盖组成屏蔽罩；
[0014]S60、提供若干第三芯片，将所述第三芯片贴于所述第三线路层上并电性引出。
[0015]上述制备方法中，第一芯片、第二芯片通过回流焊固定于线路结构的上方，实现电气连接；第三芯片通过回流焊固定于第三线路层的上方，实现电气连接。其中，回流焊的具体工艺参数为本领域常规技术手段，具体不再赘述。
[0016]本专利技术针对射频芯片在集成电路中的串扰和复杂的封装方法的问题，将线路与屏蔽罩共同制作，简化工艺与结构，降低串扰、降低成本。
[0017]具体地，本专利技术通过先制作线路结构，随后根据待封装的射频芯片及其他芯片(非射频芯片)划分封装区域，将线路结构分为用以封装射频芯片的第一区域和用以封装其他芯片的第二区域，接着同时在第一区域制作金属材质的屏蔽壁以及在第二区域制作若干间隔设置的导电柱；固定射频芯片和其他芯片后，同时在第一塑封层上制作出与屏蔽壁上端连接的屏蔽盖和与导电柱上端连接的第三线路层，从而使屏蔽壁与屏蔽盖形成一金属屏蔽罩，将射频芯片包裹，有效形成电磁屏蔽，减少了射频芯片的信号对其他芯片的串扰。
[0018]进一步地，在本专利技术的其中一个技术方案中，步骤S10具体包括以下步骤：
[0019]S10a、提供基板，在所述基板上贴临时键合胶；
[0020]S10b、在所述临时键合胶上制作第一线路层；
[0021]所述第一线路层即所述线路结构。
[0022]其中，步骤S10b具体包括以下步骤：
[0023]通过真空溅射在临时键合胶上制作第一种子层；
[0024]通过电镀在所述第一种子层上制作第一金属层；
[0025]在所述第一金属层上贴感光膜；
[0026]对所述感光膜曝光显影处理，使部分所述第一金属层外露；
[0027]对外露于所述感光膜的所述第一金属层和该第一金属层正下方的所述第一种子层进行刻蚀处理，然后去除残留的感光膜，制得第一线路层，所述第一线路层即所述线路结构。
[0028]进一步地，在本专利技术的另一技术方案中，步骤S10具体包括以下步骤：
[0029]S10a、提供基板，在所述基板上贴临时键合胶；
[0030]S10b、在所述临时键合胶上制作第一线路层；
[0031]S10c、在所述第一线路层上方制作介电层；
[0032]S10d、对所述介电层开孔处理，形成使部分所述第一线路层外露的孔结构；
[0033]S10e、在所述孔结构处制作连接柱以及在所述介电层上制作与所述连接柱连接的第二线路层；
[0034]其中，所述线路结构由所述第一线路层和所述第二线路层通过连接柱连接而成。
[0035]其中，步骤S10b具体包括以下步骤：
[0036]通过真空溅射在所述临时键合胶上制作第一种子层；
[0037]通过电镀在所述第一种子层上制作第一金属层；
[0038]在所述第一金属层上贴感光膜；
[0039]对所述感光膜曝光显影处理，使部分所述第一金属层外露；
[0040]对外露于所述感光膜的所述第一金属层和位于该第一金属层正下方的所述第一种子层进行刻蚀处理，去除残留的感光膜，制得第一线路层。
[0041]其中，步骤S10e具体包括以下步骤：
[0042]对所述介电层曝光显影处理，形成使部分所述第一线路层外露的孔结构；
[0043]通过真空溅射在所述孔结构内壁及所述介电层上制作第二种子层；
[0044]通过电镀往所述孔结构内填充金属，形成连接柱；以及通过电镀在所述第二种子层上制作第二金属层；
[0045]在所述第二金属层上贴感光膜；
[0046]对感光膜曝光显影处理，使部分所述第二金属层外露；
[0047]对外露于感光膜的所述第二金属层和位于该第二金属层正下方的所述第二种子层进行刻蚀处理，去除残留的感光膜，制得第二线路层。
[0048]进一步地，步骤S20具体包括以下步骤：
[0049]S20a、在所述第一区域四周制作围设成环形的第一铜垫以及在所述第二区域制作若干间隔设置的第二铜垫；
[0050]S20b、在所述第一铜垫上制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二铜垫上制作导电柱。
[0051]其中，第一铜垫、第二铜垫以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种含射频芯片的集成电路封装结构的制备方法，其特征在于，包括以下步骤：S10、提供贴有临时键合胶的基板，在所述基板上制作线路结构，所述线路结构具有第一区域和第二区域；S20、在所述第一区域四周制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二区域四周制作若干间隔设置的导电柱；S30、提供至少一个第一芯片和若干第二芯片，所述第一芯片为射频芯片，将所述第一芯片贴于所述第一区域并位于所述安装槽内，将所述第二芯片贴于所述第二区域；S40、对所述第一芯片、所述第二芯片、所述屏蔽壁以及所述导电柱进行塑封，形成第一塑封层；S50、在所述第一塑封层上制作金属层，对该金属层进行图形化处理，形成与所述屏蔽壁上端连接并覆盖所述安装槽的屏蔽盖以及与所述铜柱上端连接的第三线路层，所述屏蔽壁和所述屏蔽盖组成屏蔽罩；S60、提供若干第三芯片，将所述第三芯片贴于所述第三线路层上并电性引出。2.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤S10具体包括以下步骤：S10a、提供基板，在所述基板上贴临时键合胶；S10b、在所述临时键合胶上制作第一线路层；所述第一线路层即所述线路结构。3.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤S10具体包括以下步骤：S10a、提供基板，在所述基板上贴临时键合胶；S10b、在所述临时键合胶上制作第一线路层；S10c、在所述第一线路层上方制作介电层；S10d、对所述介电层开孔处理，形成使部分所述第一线路层外露的孔结构；S10e、在所述孔结构处制作连接柱以及在所述介电层上制作与所述连接柱连接的第二线路层；其中，所述线路结构由所述第一线路层和所述第二线路层通过连接柱连接而成。4.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤S20具体包括以下步骤：S20a、在所述第一区域四周制作围设成环形的第一铜垫以及在所述第二区域制作若干间隔设置的第二铜垫；S20b、在所述第一铜垫上制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二铜垫上制作导电柱。5.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤S50具体包括以下步骤：S50a、对所述第一塑封层进行减薄处理，使所述导电柱和所述屏蔽壁的上端外露；S50b、在所述第一塑封层上制作第三种子层；S50c、在所述第三种子层上制作第三金属层；S50d、在所述第三金属层上贴感光膜；
S50e、对感光膜曝光显影处理，使部分所述第三金属层外露；S50f、对外露于感光膜的所述第三金属层和位于该第三金属层正下方的所述第三种子层进行刻蚀处理，去除残留的感光膜，制得与所述屏蔽壁上端连接并覆盖所述安装槽的屏蔽盖以及与所述...

【专利技术属性】
技术研发人员：崔成强，杨斌，刘宇，华显刚，林挺宇，
申请(专利权)人：广东佛智芯微电子技术研究有限公司，
类型：发明
国别省市：