【技术实现步骤摘要】
本专利技术涉及高压和高功率输出电路，特别涉及用于AB类MOS输出级的一种改进的级联结构。高压和高功率输出电路可以用双极型输出级或MOS结构实现。一种使用MOS结构的典型AB类输出级如附图说明图1所示。通常，输出级的设计与几个重要的参数有关。为提供精确的无噪声的输出信号，交叉失真应减至最小。另外期望的是，减小输出级的静态功耗。多年来，开发了多种级联AB类结构。关于大量可用的此类结构，每种都有其优点和/或缺点。下面讨论几种现有技术的实例。图1示出了一种使用双极型晶体管和多个二极管的级联AB类缓冲器。很明显，存在四个静态电流通路201-204，导致功耗增加。如上所述，功耗的最小化是AB类输出级的一个目标。所以，图1的配置不是最优的。图2示出了具有采用FET技术的偏置电阻器的C类达林顿输出级。因为具有较少的电流通路，图2的配置看上去比图1的配置消耗较少的功率。然而，应当指出，在图2的配置中，通过偏置电阻器R1和R2，晶体管M3和M4有负载。对于纯容性负载，晶体管M3和M4必须选择合适的尺寸以防止减慢电路速度。通常，这意味着使用较大尺寸的晶体管，这样就会产生超出所需要...
【技术保护点】
一种至少包括第一输出级（６０１－６０５，６０８）和第二输出级（６０６－６０７，６０９－６１０）的装置，所述第一输出级包括多个具有栅极的ＦＥＴ器件（６０１－６０５，６０８），所述多个ＦＥＴ器件被分成第一和第二子集，所述第一子集中的ＦＥＴ器件（６０１，６０５）其栅极连接到第一公共点，所述第二子集中的ＦＥＴ器件（６０４，６０８）其栅极连接到第二公共点（６１５），所述第二级中的所有ＦＥＴ器件（６０６，６０７，６０９，６１０）其栅极连接到一单独公共点。
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。