闪存控制器及其中的编码电路制造技术

本发明专利技术公开了一种应用在闪存控制器中的编码电路，其包括有一辅助数据产生电路以及编码器。在所述编码电路的操作中，所述辅助数据产生电路是用以接收多个数据组块以产生所述多个数据组块的辅助数据，且所述编码器是根据一校验码检查矩阵来对所述多个数据组块进行编码以产生校验码，并使用所述辅助数据来替换所述校验码中的一部分以产生调整后校验码，其中所述多个数据组块以及所述调整后校验码是被写入至闪存中。本发明专利技术通过将编码电路原本所产生的校验码中的相依位替换为具有实际功用的辅助数据，以充分利用存储器空间来避免浪费空间，此外，还通过在校验码中加入辅助数据，使解码过程中的正确性/完整性检查具有更高的准确性。确性。确性。

【技术实现步骤摘要】
闪存控制器及其中的编码电路
[0001]本申请是申请日为2019年01月16日、申请号为201910039611.X、专利技术创造名称为“闪存控制器及其中的编码电路与解码电路”的中国专利技术申请的分案申请。


[0002]本专利技术是有关于闪存，尤指一种应用在闪存控制器中的编码电路与解码电路。

技术介绍

[0003]在目前的低密度奇偶检查码(Low
‑
Density Parity Check code，LDPC code)编码器中，若是所采用的校验码检查矩阵为一非全秩校验码检查矩阵(non
‑
full rank parity check matrix)时，其所产生的校验码会包括了多个不具有错误更正效果的多个位(通常被称为相依位(dependent bit))，因此造成了存储器空间上的浪费。

技术实现思路

[0004]因此，本专利技术的目的之一在于提出一种编码电路，其可以利用原本相依位的地址来存储其他的辅助数据，以解决先前技术中所述的问题。
[0005]在本专利技术的一个实施例中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用在一闪存控制器中的编码电路，其特征在于，包括有：一辅助数据产生电路，用以接收多个数据组块以产生所述多个数据组块的一辅助数据；以及一编码器，耦接于所述辅助数据产生电路，用以根据一校验码检查矩阵来对所述多个数据组块进行编码以产生一校验码，并使用所述辅助数据来替换所述校验码的一部分以产生一调整后校验码；其中所述多个数据组块以及所述调整后校验码是被写入至一闪存中。2.如权利要求1所述的编码电路，其特征在于，所述校验码检查矩阵为一非全秩校验码检查矩阵，且所述校验码的所述部分是不具有错误更正效果的多个位。3.如权利要求1所述的编码电路，其特征在于，所述编码器为在所述闪存控制器中的一低密度奇偶检查码编码器。4.如权利要求1所述的编码电路，其特征在于，还包括有：一循环冗余校验编码器，用以对所述多个数据组块进行编码以产生一循环冗余校验码；其中所述辅助数据产生电路是根据所述循环冗余校验码的一部分来产生所述辅助数据。5.如权利要求4所述的编码电路，其特征在于，所述编码器对所述多个数据组块以及所述循环冗余校验码一起进行编码以产生所述校验码，其中所述循环冗余校验码中的一部分是被用来替换所述校验码的所述部分以产生所述调整后校验码。6.一种闪存控制器，所述闪存控制器是用来存取一闪存模块，且所述闪存控制器的特征在于，包括有：一...

【专利技术属性】
技术研发人员：郭轩豪，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：