本发明专利技术涉及一种混频装置。此混频装置能针对需求来设计要滤除的谐波项次，进而提升电路特性的表现。而且，无论该混频装置是采用何种种类的混频电路，谐波干扰的现象都可通过本发明专利技术而得到大幅地改善。
【技术实现步骤摘要】
本专利技术涉及一种混频器，特别是涉及用于谐波拒斥的混频器。
技术介绍
在许多数据通讯电路中，混频器是一重要的构件。混频器用以一接收信号与一时钟信号L0进行混频。上述的处理方式，除了会产生所希望的混频 信号外，还会产生不期望的谐波项，进而干扰到要传送的数据，大大降低信 噪比(Signal-to-Noise Ratio/SNR),造成接收器的效能降低。图1示出了用以克服谐波问题的已知技术的功能方块图。该已知技术的 功能方块图100,包含一天线(Antenna) 102、 一低噪声放大器(Low Noise Amplifier/LNA) 104、 一混频器(Mixer) 105、 一滤波器106、 一滤波器107 及一频率合成器(Frequency Synthesizer ) 108，其中频率合成器108会提 供一时钟信号L0。上述图1的信号处理方式，是利用滤波器107以滤除不要 的谐波；最后，产生一无谐波的中频信号I (Intermediate Frequency/IF) 或基步贞信号B (Baseband Frequency )。传统上，滤波器107大都是采用如LC滤波器(LC Filter )、转导滤波 器(Gm-C Filter)及OP-RC滤波器(OP-RC Filter),...等滤波器来实现。 如果是采用LC滤波器；因为L的数值十分大，如将滤波器107制作于芯片 内部，势必会使得芯片面积加大而使得芯片成本增加；如将L制作于芯片外 部，也是须增加额外成本。倘若是采用Gm-C滤波器或OP-RC滤波器来实现， 则会使得噪声系数(Noise Figure)增加，并导致线性度(Linearity)下 降，整体电路特性的表现即大幅地变差。不过，不论采用如何再好的滤波器， 都依然是会增加芯片的面积，而就会增加成本。由上述的说明可明显得知，已知技术除了成本较为昂贵外，其电路特性 也无法达到本领域技术人员要解决的谐波干扰的标准。因此，需要一种新颖 的专利技术以解决上述此领域长期所遇到的问题。
技术实现思路
本专利技术的目的之一，在于提供一种用于谐波拒斥的混频装置，以解决上 述的问题。本专利技术的目的之一，在于提供一种用于谐波拒斥的混频装置，可依需要 来解决各种不同频率谐波的干扰。本专利技术提供一混波装置的等效功能方块架构中，还能针对自身需求来设 计要滤除的谐波项次，进而提升电路特性的表现。而且，无论混波装置是采 用何种种类、型式的混频电路，谐波干扰的现象都可通过本专利技术而得到大幅 地改善。另外，芯片设计者也可根据自身的要滤除的谐波项来设计电路，对 此，在电路设计上则更具弹性。附图说明图1为用以克服谐波干扰的已知技术的功能方块图。图2为根据本专利技术的混频装置的一实施例的功能方块图。图3(a)为根据本专利技术的混频装置的一实施例的功能方块图。 图3 (b)为根据本专利技术的混频装置的一实施例的功能方块图。 图3 (c)为根据本专利技术的混频装置的一实施例的功能方块图。 图3 (d)为根据本专利技术的混频装置的一实施例的功能方块图。 图4为图2、图3(a)及图3(b)的一实施例的电路实现图。 图5为图2、图3(a)及图3(b)的另一实施例的电路实现图。 图6为图2、图3(c)及图3(d)的一实施例的电路实现图。附图符号说明100用以克服谐波干扰的已知技术的功能方块图102天线104低噪声放大105混频器106滤波器107滤波器108频率合成器200混频装置201混频电路202第一电路203第二电路204第三电路205力口总单元2021 、2031、 2041增益单元2012、2022、 2032、 2042混频单元300混频装置301第一增益单元302第二增益单元303第三增益单元304第四增益单元305第一混频单元306第二混频单元307第三混频单元408第四混频单元309力口总单元310混频装置311第一混频单元312第二混频单元313第三混频单元314第四混频单元315第一增益单元316第二增益单元317第三增益单元318第四增益单元319力口总单元320混频装置321第一增益单元322第二增益单元323第三增益单元324第四增益单元325第一混频单元326第二混频单元327第三混频单元328第四混频单元329力口总单元330本专利技术的 一种混频器的 一 实施例的功能方块图331第一混频单元332第二混频单元333第三混频单元334第四混频单元335第一增益单元336第二增益单元337第三增益单元338第四增益单元339力口总单元400图2、图3(a)及图3(b)的一实施例的电路实现图500图2、图3(a)及图3 (b)的另一实施例的电路实现图600图2、图3(c)及图3 (d)的另一实施例的电路实现图vm(+)、输入信号v0(+)、v。(-)输出信号L01(+)、L02(+)、L03(+)、L04(+)、本地振荡器信号L01 (-) 、 L02(-) 、 L03(-) 、 L04(-)具体实施例方式在说明书及权利要求中使用了某些词汇来指称特定的组件。本领域技术 人员应可理解，本说明书及权利要求并不以名称的差异来作为区分组件的方 式，而是以组件在功能上的差异来作为区分的准则。在说明书及权利要求中 所提及的"包含"为一开放式的用语，故应解释成"包含但不限定于"。此 外，"耦接" 一词在此包含任何直接及间接的电气连接手段。过去，都是必须通过一滤波器来将会造成干扰的谐波予以滤除；而本发 明提供一个混频装置，其输出的混频输出信号的至少一个谐波项已在混频装 置内被消除了，故可省略利用至少一个滤波器来做谐波滤除的操作。如此， 不但更加缩小了芯片的面积，也相对降低了成本，提升了价格的竟争力。此 外，也可根据设计目的的所需，来决定要滤除哪几次项的谐波项，故在设计 上十分具有弹性。相较于已知技术，不但在芯片面积、还是在价格及设计弹 性上，都是一个很大的改进。本专利技术的原理可通过傅立叶级数(Fourier Series)来说明，以方便了解本专利技术。由傅立叶级数可推知，信号L0(t)其实是由一次，三次，五次，七次…等的弦波所组成，如下示的方程式<formula>formula see original document page 7</formula>等，属于会对信号造成 干扰的谐波项部分。因此，只要将这些会造成干扰的谐波项予以剔除，就能 提升SNR数值而得到一良好的电路特性表现。故，本专利技术即利用此一原理， 来达到谐波拒斥的目的；将所述谐波项从方程式中予以消去，可利用下列方 程式来实现 U)<formula>formula see original document page 7</formula>、上述方程式即完全地将三次谐波项予以滤除。同理，也可采用相同的手 法，来将三次谐波项、五次谐波项、七次谐波项…等作滤除的处理。请参考图2,其为根据本专利技术的一种用于谐波拒斥的混频装置的一实施 例的功能方块图。如图2所示，该用于谐波拒斥的混频装置200包含一混频电路201、 一 第一电路202 、 一第二电路203、 一第三电路204及一加总单元205。该混频 电路201还包含一混频单元2012,且其用以接收一信号s及f。，并本文档来自技高网...
【技术保护点】
一种混频装置，用以进行混频，该混频装置包含： 一第一混频电路，其用以接收一输入信号及一第一时钟信号，并用以输出一混频信号，其中该混频信号包括有Ｎ次谐波信号，Ｎ为正整数； 一谐波消除电路，其用以接收一第二时钟信号，并用以输出一谐波消除信号，其中，该谐波消除信号与所述Ｎ次谐波信号中的至少之一相对应；以及 一加总电路，用以接收该混频信号及该谐波消除信号，并将该混频信号及该谐波消除信号进行加总，且用以产生一输出信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘仁杰，李朝政，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。