一种芯片叠封方法、层叠封装芯片及电子存储设备技术

本发明专利技术公开了一种芯片叠封方法，通过叠放多层待处理晶圆；固定连接多层所述待处理晶圆，得到层叠晶圆组；其中，所述层叠晶圆组包括多组层叠芯片组；所述层叠芯片组包括多个单元芯片，所述单元芯片包括切割区及微电路区；所述切割区包括通孔，所述单元芯片的焊盘设置于所述通孔内侧；同一层叠芯片组中的不同单元芯片的通孔形成贯穿所述层叠芯片组的空腔；根据所述切割区的对所述层叠晶圆组划片，得到多个独立的层叠芯片组；利用所述空腔将所述层叠芯片组与封装基板信号连接，得到层叠封装芯片。本发明专利技术简化了芯片叠封流程，提高了叠封效率。本发明专利技术同时还提供了一种具有上述有益效果的层叠封装芯片及电子存储设备。层叠封装芯片及电子存储设备。层叠封装芯片及电子存储设备。

【技术实现步骤摘要】
一种芯片叠封方法、层叠封装芯片及电子存储设备


[0001]本专利技术涉及芯片封装领域，特别是涉及一种芯片叠封方法、层叠封装芯片及电子存储设备。

技术介绍

[0002]随着电子技术在社会各界的发展中占据的位置越来越重要，网络中的数据量也越来越大，这就对存储技术提出了越来越高的要求，而为提供存储芯片的存储容量，存储芯片的面积也就随之水涨船高。
[0003]但仅以提高存储芯片面积对存储容量的提升有限，且通过增加面积的方法增大容量也和系统小型化的发展趋势相违背，在这种背景下，芯片叠封技术出现了，其结构示意图如图1所示，将多个芯片层叠从而利用相同的面积成倍增加存储空间加的技术虽然可行，但现有的芯片叠封技术，通常为先对重叠的多张晶圆统一切割，切割完成后再在众多单片芯片中挑选合格的芯片，再粘片，得到层叠芯片组，再封装，得到层叠封装芯片，不难看出，现有技术中需要重复多次叠片，且从众多单片芯片中挑选、组装耗时很长，导致现有技术中芯片叠封效率低下，且为了保证层叠的每张芯片都能与基板信号连接，通常要设置较高的封装高度(即通过图1中的分隔层实现)，以便增加相邻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片叠封方法，其特征在于，包括：叠放多层待处理晶圆；固定连接多层所述待处理晶圆，得到层叠晶圆组；其中，所述层叠晶圆组包括多组层叠芯片组；所述层叠芯片组包括多个单元芯片，所述单元芯片包括切割区及微电路区；所述切割区包括通孔，所述单元芯片的焊盘设置于所述通孔内侧；同一层叠芯片组中的不同单元芯片的通孔形成贯穿所述层叠芯片组的空腔；根据所述切割区的对所述层叠晶圆组划片，得到多个独立的层叠芯片组；利用所述空腔将所述层叠芯片组与封装基板信号连接，得到层叠封装芯片。2.如权利要求1所述的芯片叠封方法，其特征在于，在叠放多层待处理晶圆之前，还包括：对所述待处理晶圆进行减薄处理。3.如权利要求1所述的芯片叠封方法，其特征在于，所述利用所述空腔将所述层叠芯片组与封装基板信号连接，得到层叠封装芯片包括：利用所述空腔将所述层叠芯片组与封装基板信号连接，并通过粘接将所述层叠芯片组与所述封装基板固定连接，得到层叠封装芯片。4.如权利要求1所述的芯片叠封方法，其特征在于，所述根据所述切割区对所述层叠晶圆组划片包括：根据所述切割区对所述层叠晶圆组进行无接触...

【专利技术属性】
技术研发人员：刘欢，戴强，
申请(专利权)人：浙江驰拓科技有限公司，
类型：发明
国别省市：