基于3D封装的集成电路制造技术

本发明专利技术的实施例提供一种基于3D封装的集成电路，其包括存储器和芯片，存储器和芯片分别包括第一接口模块和第二接口模块，第一接口模块和第二接口模块之间通过3D封装连接线连接并且分别包括第一读出电路和第二读出电路，第一读出电路和第二读出电路中的至少一者包括：先进先出子电路、触发器、第一多路选择器和第二多路选择器。其中，第一读出电路和第二读出电路均适于过滤延时差异并具有多种工作模式，在实际操作中，可以将第一读出电路和第二读出电路中的多种工作模式进行相互组合，以应用于不同的正常工作阶段和测试阶段。同时，采用3D封装还能够实现裸片之间的直接互联并使其电容远远减小，从而有效减小集成电路中电路板的面积和功耗。板的面积和功耗。板的面积和功耗。

【技术实现步骤摘要】
基于3D封装的集成电路


[0001]本专利技术涉及集成电路
，尤其涉及一种基于3D封装的集成电路。

技术介绍

[0002]现有技术中，因采用传统方式封装的存储器使用高速端口物理层与芯片进行交互，而在印刷电路板中需要大量布线，不但增加了电路板的面积，而且也增加整个电路的功耗。

技术实现思路

[0003]本专利技术的实施例的目的在于，提供一种基于3D封装的集成电路。
[0004]该基于3D封装的集成电路包括存储器和芯片，存储器和芯片分别包括第一接口模块和第二接口模块，第一接口模块和第二接口模块之间通过3D封装连接线连接并且分别包括第一读出电路和第二读出电路，其中，第一读出电路和第二读出电路中的至少一者包括：先进先出子电路，其适于接收位于读出路径上的读出数据信号、读出时钟信号、和数据选择脉冲信号，并且适于使得读出数据信号依次被数据选择脉冲信号、读出时钟信号采样后输出；触发器，其适于接收位于读出路径上的读出数据信号、读出时钟信号，并且适于使得读出数据信号被读出时钟信号采样后输出；第一多路选择器，其第一输入端适于接收位于读出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于3D封装的集成电路，其特征在于，包括存储器和芯片，所述存储器和所述芯片分别包括第一接口模块和第二接口模块，所述第一接口模块和所述第二接口模块之间通过3D封装连接线连接并且分别包括第一读出电路和第二读出电路，所述第一读出电路和所述第二读出电路中的至少一者包括：先进先出子电路，其适于接收位于读出路径上的读出数据信号、读出时钟信号、和数据选择脉冲信号，并且适于使得所述读出数据信号依次被所述数据选择脉冲信号、所述读出时钟信号采样后输出；触发器，其适于接收位于读出路径上的所述读出数据信号、所述读出时钟信号，并且适于使得所述读出数据信号被所述读出时钟信号采样后输出；第一多路选择器，其第一输入端适于接收位于读出路径上的所述读出数据信号，其第二输入端适于接收所述触发器输出的读出数据信号；第二多路选择器，其第一输入端适于接收所述先进先出子电路输出的读出数据信号，其第二输入端适于接收所述第一多路选择器输出的读出数据信号，其输出端适于向所述芯片输出相应的读出数据信号；其中，所述第一、第二多路选择器均适于在被配置为第一值时选择其第一输入端接收的读出数据信号输出、以及在被配置为第二值时选择其第二输入端接收的读出数据信号输出。2.根据权利要求1所述的集成电路，其特征在于，所述第一读出电路还包括：第三多路选择器，其第一输入端适于接收位于读出路径上的所述读出时钟信号，其第二输入端适于接收位于读出路径上的所述数据选择脉冲信号，其输出端适于向所述芯片输出相应的所述读出时钟信号或者所述数据选择脉冲信号；所述第三多路选择器适于在被配置为第一值时选择其第一输入端接收的所述读出时钟信号输出、以及在被配置为第二值时选择其第二输入端接收的所述数据选择脉冲信号输出。3.根据权利要求1或2中任一项所述的集成电路，其特征在于，所述第一值为0，所述第二值为1。4.根据权利要求1或2中任一项所述的集成电路，其特征在于，所述多路选择器为二路选择器。5.根据权利要求2所述的集成电路，其特征在于，所述第一接口模块包括与所述...

【专利技术属性】
技术研发人员：黄泽，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：