一种时间数字转换器和系统技术方案

技术编号:33968285 阅读:22 留言:0更新日期:2022-06-30 01:53
本发明专利技术公开了一种时间数字转换器和系统,该时间数字转换器包括计数器和数字核心。计数器用于生成表示第一时钟信号的关注跳变的数目的计数序列。该计数器包括异步电路和同步电路,以分别生成计数序列中每个计数的第一组位和第二组位。该数字核心用于处理该计数序列的计数对。计数对。计数对。

【技术实现步骤摘要】
一种时间数字转换器和系统
[0001]相关申请的交叉引用本专利技术基于申请号为202141044473、申请日为2021年9月30日、专利技术名称为“用于测量多个时钟之间相位差的时间数字转换器结构”的印度临时专利申请,申请号为17/662,662、申请日为2022年5月10日、专利技术名称为“用于时间数字转换器的计数器设计”的美国专利申请,申请号为17/662,667、申请日为2022年5月10日、专利技术名称为“用于测量周期性输入之间相位差的时间数字转换器”的美国专利申请,以及申请号为17/662,669、申请日为2022年5月10日、专利技术名称为“用于测量具有抖动的周期性输入之间相位差的时间数字转换器”的美国专利申请提出,并要求上述印度临时专利申请和三件美国专利申请的优先权,上述印度临时专利申请和三件美国专利申请的全部内容在此以引入方式并入本专利技术。


[0002]本专利技术实施例一般涉及时间数字转换器(Time

to

Digital Converter,TDC),更具体地,涉及一种用于TDC的计数器设计。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时间数字转换器,其特征在于,所述时间数字转换器包括:计数器,用于生成表示第一时钟信号的关注跳变的数目的计数序列,所述计数器包括异步电路和同步电路,以分别生成所述计数序列中每个计数的第一组位和第二组位;和数字核心,用于处理所述计数序列的计数对。2.根据权利要求1所述的时间数字转换器,其特征在于,所述第一组位表示每个计数中比所述第二组位更高的有效位。3.根据权利要求2所述的时间数字转换器,其特征在于,所述计数对的第一计数表示第一输入信号上的第一事件,所述计数对的第二计数表示第二输入信号上的第二事件,其中,所述数字核心处理所述计数对以确定发生所述第一事件和发生所述第二事件之间的时间差。4.根据权利要求2所述的时间数字转换器,其特征在于,所述计数对的第一计数表示第一输入信号上的第一事件,所述计数对的第二计数表示所述第一输入信号上的第二事件,其中,所述数字核心处理所述计数对以确定发生所述第一事件和发生所述第二事件之间的时间差。5.根据权利要求3所述的时间数字转换器,其特征在于,所述计数器包括精细计数器和粗略计数器,其中,所述异步电路和所述同步电路包括在所述粗略计数器中。6.根据权利要求5所述的时间数字转换器,其特征在于,所述时间数字转换器还包括锁存逻辑,用于接收所述第一输入信号和所述第二输入信号,其中,所述锁存逻辑用于在所述第一事件发生时存储所述第一计数,并将所述第一计数转发到所述数字核心,且所述锁存逻辑用于在所述第二事件发生时存储所述第二计数,并将所述第二计数转发到所述数字核心。7.根据权利要求6所述的时间数字转换器,其特征在于,所述精细计数器包括:延迟链,用于生成第三组位,其中所述第三组位中的每个位表示所述第一时钟信号的多个相位中对应的一个相位;和第一编码器,用于对所述第三组位进行编码以生成第四组位。8.根据权利要求7所述的时间数字转换器,其特征在于,所述同步电路用于在所述第一时钟信号的所述多个相位之一的第一类型沿处增加第一粗略输出,所述异步电路用于在所述第一粗略输出的最高有效位的第一类型沿处增加第二粗略输出;其中,所述粗略计数器还包括:第一寄存器,用于在所述第一时钟信号的所述多个相位之一的第二类型沿处存储所述...

【专利技术属性】
技术研发人员:马尼坎塔
申请(专利权)人:绍兴圆方半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1