【技术实现步骤摘要】
一种基于双多路门控环形振荡器的再量化时间数字转换器
[0001]本专利技术属于数模混合电路领域,具体涉及一种基于双多路门控环形振荡器的再量化时间数字转换器。
技术介绍
[0002]数字锁相环(DPLL)在无线频率合成器和有线应用时钟恢复设计中是传统模拟锁相环的一个有吸引力的替代方案,可以缩小所需的芯片尺寸并且可用于数字密集型校准和调制。通常数字锁相环采用部分数字或全数字,使用时间数字转换器(Time
‑
to
‑
digital converter,TDC)代替鉴相器,而数字锁相环的带内噪声主要为时间数字转换器引入的量化噪声。因此,时间数字转换器如何降低量化噪声成为了低噪声数字锁相环的关键之一,通常方法有提高时间分辨率以及提高线性度两种。
[0003]学术界在2007年提出了基于门控环形振荡器(Gated
‑
ring
‑
oscillator,GRO)的时间数字转换器,这种结构只允许振荡器在给定的测量期间发生振荡,并努力冻结测量之间的环形振荡器状态,测 ...
【技术保护点】
【技术特征摘要】
1.一种基于双多路门控环形振荡器的再量化时间数字转换器,其特征在于,包括脉冲产生电路(PG)、第一门控环形振荡器(GRO1)、第二门控环形振荡器(GRO2)、再量化电路和数据修正电路,其中,所述再量化电路由译码器(Decoder)、第一多路复用器(MUX1)、第二多路复用器(MUX2)、第三多路复用器(MUX3)、比较器(CMP)、共模检测电路(CMD)组成,所述数据修正电路由一阶差分电路(Diff)、延时电路(delay)、加法器组成;开始信号Start和停止信号Stop输入脉冲产生电路,脉冲产生电路将开始信号Start和停止信号Stop上升沿的输入时间差Tin转化为脉宽等于Tin的高电平脉冲EN和脉宽等于Tin的低电平脉冲EN_n;高电平脉冲EN输入第二NMOS管(M2)和第四NMOS管(M4),低电平脉冲输入第一PMOS管(M1)和第三PMOS管(M3),第一门控环形振荡器通过第一PMOS管(M1)连接电源信号、通过第二NMOS管(M2)接地,第二门控环形振荡器通过第三PMOS管(M3)连接电源信号、通过第四NMOS管(M4)接地;第一门控环形振荡器振荡后输出N个在高低电平之间不断翻转的第一振荡波形;第二门控环形振荡器振荡后输出N个在高低电平之间不断翻转的第二振荡波形;第一振荡波形分别输入译码器(Decoder)和第一多路复用器(MUX1),第二振荡波形分别输入译码器(Decoder)和第二多路复用器(MUX2);译码器的复位端连接开始信号Start,在开始信号Start上升沿时译码器将所有输出复位为0,并对第一振荡波形中所有波形的翻转次数进行计数得到输出D1,对第二振荡波形中所有波形的翻转次数进行计数得到输出D2;当第一门控环形振荡器和第二门控环形振荡器处于暂停状态时,根据第一门控环形振荡器和第二门控环形振荡器未翻转的相邻反相器的状态,输出第一选择信号控制第一多路复用器,输出第二选择信号控制第二多路复用器,输出第三选择信号控制第三多路复用器;第一多路复用器根据第一选择信号选择第一振荡波形中对应地址的信号并输出,记为V1;第二多路复用器根据第二选择信号选择第二振荡波形中对应地址的信号并输出,记为V2;共模检测电路检测输入信号V1和V2的共模电压,若共模电压高于预设阈值电压Vth则输出信号XCMD为高电平,反之XCMD为低电平;比较器比较输入信号V1和V2的电压,若V1高于V2则输出信号XCMP为高电平,反之XCMP为低电平;第三多路复用器根据第三选择信号,选择输出XCMD或XCMP或对XCMP取反,记为输出信号X;延时电路(delay)对停止信号Stop进行延时后作为时...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。