一种新型时间数字转换集成电路制造技术

本发明专利技术提供的是一种新型时间数字转换集成电路，其特征是：它由外部输入开始信号(1)、外部输入停止信号(2)、外部输入参考时钟信号(3)、开始信号端口(4)、停止信号端口(5)、参考时钟信号端口(6)、延时锁相环模块(7)、全局计数器(9)、开始信号计数模块(10)、停止信号计数模块(11)和读出电路(12)组成；本发明专利技术涉及的是一种新型时间数字转换集成电路，采用了循环使用少量时间数字转换电路(TDC)的结构，解决了用阵列TDC来提高精度的大面积问题，可广泛应用于激光雷达与遥感成像技术，属于集成电路技术领域。术领域。术领域。

【技术实现步骤摘要】
一种新型时间数字转换集成电路


[0001]本专利技术涉及的是一种新型时间数字转换集成电路，可广泛应用于激光雷达与遥感成像技术，属于集成电路技术与测距


技术介绍

[0002]激光测距芯片作为一种可以将模拟时间量转换为数字传感器芯片系统，已经广泛应用于激光雷达、遥感成像、航天任务，无人驾驶和深海探测等领域。目前，激光测距芯片的研究热度在不断提高，激光测距芯片正在向着高集成化，大动态范围和高精度的方向发展；由于光在空气中传播的速度V为3x108m/s，并且激光测距测量的原理为S＝V*T/2，因此只要得到精确的时间T就可以得到准确的距离，由此可看出，决定激光测距芯片大动态范围和高精度的性能主要是其内部的时间数字转换(TDC)电路，因此发展具有大动态范围和高精度的TDC具有重要意义。
[0003]F.Villa等人于2012年发表了论文SPADSmartPixelforTime
‑
of
‑
FlightandTime
‑
CorrelatedSingle
‑
PhotonCountingMeasurements，该测距芯片中的TDC基于延时锁相环(DLL)时钟电路采用插值和闪型的结构实现了大动态范围的特点；Niclass等人于2013年发表了论文A100
‑
mRange10
‑
Frame/s34096
‑
PixelTime
‑
of
‑
FlightDepthSensorin0.18
‑
mCMOS，该测距芯片中的TDC基于锁相环(PLL)时钟电路采用闪型的结构实现了大动态范围的特点；FedericaA.Villa等人于2013年发表了论文AHigh
‑
Linearity,17psPrecisionTime
‑
to
‑
DigitalConverterBasedonaSingle
‑
StageVernierDelayLoopFineInterpolation，该TDC基于插值的方法采用单级游标延时环的结构，减小器件失配带来的误差，从而实现大动态范围和高精度测量；吴金等人于2016年公开专利技术了一种基于锁相环的三段式时间数字转换电路(中国专利：CN201610176977.8)和基于多重VCO的低功耗高精度阵列型时间数字转换电路(中国专利：CN201610901004.6)，其TDC分别基于PLL与DLL时钟，采用多段式的结构，实现大动态范围和高分辨率的特点；一种基于抽头动态可调进位链细时间内插延时线的TDC电路(CN201810712395.6)基于高频时钟的输出并使用可调的进位延时链实现了大动态范围和高分辨率的特点；以上所述的TDC测量结构都是基于DLL或PLL的时钟相位输出，而DLL与PLL的每个时钟相位输出没办法做到相位差完全一致，在实际测量的过程中没有办法控制START测量信号与STOP测量信号在哪一时间相位中执行测量，导致测量结果会引入随机误差，从而无法实现高精度测量。
[0004]为了克服上述问题，J.
‑
P.Jansson等人于2019年发表了论文EnhancingNutt
‑
BasedTime
‑
to
‑
DigitalConverterPerformancewithInternalSystematicAveraging，该TDC基于Nutt并采用内部系统平均的方法，通过对不相关误差的多次采样来最小化插值误差，从而在大动态范围的情况下提高测量精度；Pekka等人于2019年发表了论文256
×
TDCArrayWithCyclicInterpolatorsBasedonCalibration
‑
Free2
×
TimeAmplifier，该TDC将循环插值与时间放大相结合，并使用TDC阵列对单次时间间隔进行连续多次测量，从而在大动态范围下实现高精度测量；
[0005]但上述技术还存在以下不足：1.利用TDC阵列来提高系统精度时多个 TDC通道的有效利用率不足，2.利用TDC阵列来提高系统精度时导致系统面积很大，这将不利于应用在实际的测距或成像系统中。
[0006]本专利技术公开了一种大动态范围和高精度的时间数字转换电路，该系统中的TDC电路采用循环系统内平均的方法，实现了1.以少量的TDC通道代替 TDC阵列对单次时间间隔进行系统平均，降低了整体芯片面积，2.同时由于循环的方法，使得器件的失配降低，从而再次提高系统的测量精度，3.在高集成度的同时，实现高精度和大动态范围的时间数字转换。

技术实现思路

[0007]本专利技术涉及的是一种新型时间数字转换集成电路，可广泛应用于激光雷达与遥感成像技术，属于集成电路

[0008]本专利技术是这样实现的：它由外部输入开始信号(1)、外部输入停止信号(2)、外部输入参考时钟信号(3)、开始信号端口(4)、停止信号端口 (5)、参考时钟信号端口(6)、延时锁相环模块(7)、全局计数器(9)、开始信号计数模块(10)、停止信号计数模块(11)和读出电路(12)组成；所述延时锁相环模块(7)由高级延时锁相环(27)和低级延时锁相环(28) 组成，开始信号计数模块(10)由开始信号中段计数器(13)和开始信号低段计数器阵列(14)组成，停止信号计数模块(11)由停止信号中段计数器(15) 和停止信号低段计数器阵列(16)组成；停止信号计数模块(11)其内部结构连接、工作原理和输出形式与开始信号计数模块(10)相同；外部输入参考时钟信号(3)经参考时钟信号端口(6)至延时锁相环模块(7)的参考时钟输入端1和全局计数器(9)的参考时钟输入端2，延时锁相环模块(7)的多个时钟输出端1输出多个等相位差的多相时钟信号，并连接至开始信号计数模块 (10)的时钟输入端1与停止信号计数模块(11)的时钟输入端2，延时锁相环模块(7)的控制电压1输出端输出控制电压1至开始信号计数模块(10) 的第一输入端与停止计数模块(11)的第一输入端，延时锁相环模块(7)的控制电压2输出端输出控制电压2至开始信号计数模块(10)的第二输入端与停止信号计数模块(11)的第二输入端；外部输入开始信号(1)经开始信号端口(4)至开始信号计数模块(10)的第三输入端与全局计数器(9)的开始计数输入端，当外部输入开始信号(1)产生一个脉冲信号，该脉冲信号的上升沿触发全局计数器(9)开始对外部输入参考时钟信号(3)的时钟上升沿进行计数，该脉冲信号的上升沿也触发开始信号计数模块(10)使其内部出现周期的使能脉冲信号，每个使能脉冲信号上升沿依次出现在高级延时锁相环(7)所有相邻多相时钟信号的上升沿之间，同时测量每个使能脉冲信号上升沿与参考时钟信号上升沿的相位差并转换成数字信号，所得相位差即为开始信号的中段时间间隔与低段时间间隔，所得数字信号再通过开始本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型时间数字转换集成电路，其特征是：它由外部输入开始信号(1)、外部输入停止信号(2)、外部输入参考时钟信号(3)、开始信号端口(4)、停止信号端口(5)、参考时钟信号端口(6)、延时锁相环模块(7)、全局计数器(9)、开始信号计数模块(10)、停止信号计数模块(11)和读出电路(12)组成；所述延时锁相环模块(7)由高级延时锁相环(27)和低级延时锁相环(28)组成，开始信号计数模块(10)由开始信号中段计数器(13)和开始信号低段计数器阵列(14)组成，停止信号计数模块(11)由停止信号中段计数器(15)和停止信号低段计数器阵列(16)组成；停止信号计数模块(11)其内部结构连接、工作原理和输出形式与开始信号计数模块(10)相同；外部输入参考时钟信号(3)经参考时钟信号端口(6)至延时锁相环模块(7)的参考时钟输入端1和全局计数器(9)的参考时钟输入端2，延时锁相环模块(7)的多个时钟输出端1输出多个等相位差的多相时钟信号，并连接至开始信号计数模块(10)的时钟输入端1与停止信号计数模块(11)的时钟输入端2，延时锁相环模块(7)的控制电压1输出端输出控制电压1至开始信号计数模块(10)的第一输入端与停止计数模块(11)的第一输入端，延时锁相环模块(7)的控制电压2输出端输出控制电压2至开始信号计数模块(10)的第二输入端与停止信号计数模块(11)的第二输入端；外部输入开始信号(1)经开始信号端口(4)至开始信号计数模块(10)的第三输入端与全局计数器(9)的开始计数输入端，当外部输入开始信号(1)产生一个脉冲信号，该脉冲信号的上升沿触发全局计数器(9)开始对外部输入参考时钟信号(3)的时钟上升沿进行计数，该脉冲信号的上升沿也触发开始信号计数模块(10)使其内部出现周期的使能脉冲信号，每个使能脉冲信号上升沿依次出现在高级延时锁相环(7)所有相邻多相时钟信号的上升沿之间，同时测量每个使能脉冲信号上升沿与参考时钟信号上升沿的相位差并转换成数字信号，所得相位差即为开始信号的中段时间间隔与低段时间间隔，所得数字信号再通过开始信号计数模块(10)的数字信号输出端输出至读出电路(12)的多路复用输入端1；外部输入停止信号(2)经停止信号端口(5)至停止信号计数模块(11)的第三输入端与全局计数器(9)的停止计数输入端，当外部输入停止信号(2)产生一个脉冲信号时，脉冲信号的上升沿触发全局计数器(9)输出此时全局计数器(9)的计数结果，所得计数结果即为高段时间间隔，并以数字信号的形式从全局计数器(9)的输出端输出至读出电路(12)的多路复用输入端2，该脉冲信号的上升沿也触发停止信号计数模块(11)使其输出表示相位差的数字信号至读出电路(12)的多路复用输入端3，即为停止信号的中段时间间隔与低段时间间隔；最后所测量的数字信号通过读出电路(12)串行输出，从而测量出外部输入开始信号(1)的脉冲信号上升沿与外部输入停止信号(2)的脉冲信号上升沿之间的时间间隔并以数字信号形式输出。2.根据权利要求1所述的一种新型时间数字转换集成电路，其特征是：所述延时锁相环模块(7)的参考时钟信号输入端1与高级延时锁相环(27)相接，延时锁相环模块(7)的多个时钟输出端1与高级延时锁相环(27)的多个时钟输出端2相接，高级延时锁相环(27)输出控制电压1到延时锁相环模块(7)的控制电压1输出端，低级延时锁相环(28)输出控制电压2到延时锁相环模块(7)的控制电压2输出端，低级延时锁相环(28)的时钟相位输入端1与时钟相位输入端2分别与高级延时锁相环(27)中多个时钟相位信号输出的最后两个时钟相位信号相连；高级延时锁相环(27)由粗单端压控延时链、鉴频鉴相器、电荷泵和低通滤波器组成，其作用是，高级延时锁相环(27)接收其参考时钟输入端3的参考时钟信号，高级延时锁相环(1)经过其锁相环路的作用，使其提供不随工艺，电源电压和温度变化的稳定控制电压
1和多个时钟相位信号；低级延时锁相环(28)由细单端压控延时链、鉴频鉴相器、电荷泵和低通滤波器组成，其作用是，低级延时锁相环(28)接收其时钟相位输入端1与时钟相位输入端2的时钟相位信号，低级延时锁相环(28)经过其锁相环路的作用，使其提供不随工艺，电源电压和温度变化的稳定控制电压2。3.根据权利要求1所述的一种新型时间数字转换集成电路，其特征是：所述开始信号中段计数器(13)由循环控制器1和插值器1组成，循环控制器1由脉冲发生器，单端压控延时链，多进制计数器，译码器和数字逻辑门组成，其功能是输出周期的使能脉冲信号，并输入到开始信号低段计数器阵列(14)中多个开始信号低段计数器的测量开始输入端，同时输出使能控制信号控制开始信号低段计数器阵列(14)中的多个开始信号低段计数器，使能控制信号中的多个输出信号分别连接到多个开始信号低段计数器的使能输入端，使多个开始信号低段计数器有序接收脉冲信号；其中脉冲发生器的输入与开始信号计数模块(10)的第三输入端相接，脉冲发生器的输出分别接到与门的其中一个端口和延时单元的输入，延时单元的输出经过反相器后再接到与门的另一个端口，与门的输出端口为脉冲发生器的输出端口；当外部输入开始信号(1)产生脉冲信号时，脉冲信号的上升沿触发脉冲发生器，脉冲发生器会在输出产生一个脉冲信号，脉冲发生器输出的脉冲信号输入到异或门的其中一个输入端，异或门的输出信号便出现相同的脉冲信号并输入到单端压控延时链的输入，单端压控延时链受控制电压1控制，经过单端压控延时链的延时时间，单端压控延时链的输出出现第一个使能脉冲信号，该使能脉冲信号与一个NMOS管相接并输入到异或门的另一个端口，此时异或门的输出信号为低电平，使能脉冲信号使异或门的输出信号出现相同的脉冲信号，单端压控延时链使其输出出现第二个使能脉冲信号，如此反复，使循环控制器1输出多个使能脉冲信号；多个使能脉冲信号输入到多进制计数器和开始信号低段计数器阵列(14)的测量输入端，每个使能脉冲信号的上升沿使多进制计数器计数加一，当多进制计数器计数记满时，多进制计数器输出复位信号高电平输入到NMOS管的栅极使循环停止，单端压控延时链不再输使能脉冲信号，多进制计数器的多个低位输出连接到译码器，译码器通过译码获得热独码输出，热独码输出即为使能控制信号，使能控制信号分别输入到开始信号低段计数器阵列(14)中所有开始信号低段计数器的使能输入端，使能输入端为高电平是正常工作，低电平时不工作，当计数器计数加一时，译码器的输出信号将往高位移一位，使能控制信号控制下一个开始信号低段计数器接收使能脉冲信号，通过这种方式，...

【专利技术属性】
技术研发人员：陈梓东，苑立波，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：