时间数字转换装置及其时间数字转换方法制造方法及图纸

本发明专利技术提供一种时间数字转换装置及其时间数字转换方法。时钟产生电路，产生具有不同相位的n个时钟信号。时间数字转换器于时钟产生电路开始产生n个时钟信号起经过一段预设时间后，开始计数n个时钟信号的上升缘或下降缘，以产生数字信号。以产生数字信号。以产生数字信号。

【技术实现步骤摘要】
时间数字转换装置及其时间数字转换方法


[0001]本专利技术涉及一种转换装置，尤其涉及一种时间数字转换装置及其时间数字转换方法。

技术介绍

[0002]随着集成电路的发展，将传感器所获得的感测信息转换为数字码的形式，可以实现更加广泛的运用。其中，对于时间量测系统而言，时间数字转换器可通过时间宽度来表示感测信息，并透过振荡器对时间宽度进行计数，从而将感测信息转换为数字形式的输出。
[0003]在现有技术中，时间数字转换器一般透过计数振荡器提供的时钟信号来将时间信息转换为数字信号，然由于振荡器启动初期所提供的时钟信号的脉波宽度并不稳定，如此将使数字信号无法正确地反映出时间信息。

技术实现思路

[0004]本专利技术提供一种时间数字转换装置及其时间数字转换方法，可确保时间数字转换装置输出的数字信号提供正确的时间信息。
[0005]本专利技术的时间数字转换装置包括时钟产生电路以及时间数字转换器。时钟产生电路产生具有不同相位的n个时钟信号，其中n为正整数。时间数字转换器耦接时钟产生电路，于时钟产生电路开始产生n个时钟信号起经过一段预设时间后，开始计数n个时钟信号的上升缘或下降缘，以产生数字信号。
[0006]本专利技术还提供一种时间数字转换装置的时间数字转换方法，包括下列步骤。致能时钟产生电路产生n个时钟信号，其中n为正整数。于时钟产生电路开始产生n个时钟信号起经过一段预设时间后，开始计数n个时钟信号的上升缘或下降缘，以产生数字信号。
[0007]基于上述，本专利技术实施例的时间数字转换器可于时钟产生电路开始产生时钟信号起经过一段预设时间后，开始计数时钟信号的上升缘或下降缘，以产生数字信号。如此等待时钟产生电路输出的时钟信号稳定后，再进行上升缘或下降缘的计数，可确保时间数字转换装置产生的数字信号的正确性不因时钟产生电路的时钟信号不稳定而受到影响。
[0008]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0009]图1是依照本专利技术一实施例所绘示的时间数字转换装置的方块示意图。
[0010]图2是依照本专利技术一实施例所绘示的时间数字转换装置的运作时序示意图。
[0011]图3是依照本专利技术另一实施例所绘示的时间数字转换装置的运作时序示意图。
[0012]图4是依照本专利技术一实施例所绘示的时间数字转换装置的时间数字转换方法流程图。
[0013]图5是依照本专利技术另一实施例所绘示的时间数字转换装置的时间数字转换方法流
程图。
具体实施方式
[0014]为了使本专利技术之内容可以被更容易明了，以下特举实施例做为本专利技术确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件，系代表相同或类似部件。
[0015]以下请参照图1，图1是依照本专利技术一实施例所绘示的时间数字转换装置的方块示意图。时间数字转换装置包括时钟产生电路102以及时间数字转换器104，时钟产生电路102耦接时间数字转换器104。时钟产生电路102可产生具有不同相位的n个时钟信号CK0～CKn
‑
1，其中n为正整数，时钟产生电路102可例如以环型振荡器来实施，然不以此为限。时间数字转换器104则可于时钟产生电路102开始产生时钟信号CK0～CKn
‑
1起经过一段预设时间后，开始计数时钟信号CK0～CKn
‑
1的上升缘或下降缘，以产生数字信号D1。如此等待时钟产生电路102输出的时钟信号CK0～CKn
‑
1稳定后，再进行时钟信号CK0～CKn
‑
1的上升缘或下降缘的计数，可确保时间数字转换装置产生的数字信号D1的正确性不因时钟产生电路102的时钟信号CK0～CKn
‑
1不稳定而受到影响。
[0016]举例来说，如图2所示，时钟产生电路102被所接收到的致能信号EN1致能，而开始产生时钟信号CK0～CK3。时间数字转换器104可在时钟产生电路102开始产生时钟信号起经过一段预设时间T1后，依据接收到的致能信号EN2开始计数时钟信号CK0～CK3的上升缘。如图2所示，在时钟产生电路102产生时钟信号CK0～CK3的初期，时钟信号CK0～CK3尚未稳定而具有较大的脉波宽度，而在经过预设时间T1后，时钟信号CK0～CK3变得稳定而具有较小且固定的脉波宽度，因此此时对时钟信号CK0～CK3进行计数可较正确地反映出时间信息。
[0017]时间数字转换器104可例如依据接收到的停止信号SP1来决定输出的数字信号D1的信号值。例如在图2中，停止信号SP1为脉冲信号，时间数字转换器104可依据停止信号SP1的上升缘来决定输出的数字信号D1的信号值(在图2实施例中，停止信号SP1的上升缘所对应的信号值为8)。
[0018]值得注意的是，时钟产生电路102所产生的时钟信号的数量并不以图2实施例为限，在其它实施例中，时钟产生电路102也可产生更多或更少的时钟信号。此外，预设时间T1可例如为依据时钟信号的脉波宽度的变化在一段观察时间内小于预设值所需的时间决定，亦即由时钟产生电路102所产生的时钟信号稳定所需的时间决定。在其它实施例中，时间数字转换器104也可例如依据时钟信号CK0～CK3的下降缘进行计数而非依据上升缘，类似地，时间数字转换器104也可例如依据停止信号SP1的下降缘来决定输出的数字信号D1的信号值。
[0019]致能信号EN1、EN2以及停止信号SP1可例如由与时钟产生电路102以及时间数字转换器104耦接的控制电路(未绘示)提供。在其它实施例中，也可通过控制电路侦测时钟产生电路102所产生的时钟信号的脉波宽度的变化在最近的一段观察时间内是否小于预设值，并在判断出时钟信号的脉波宽度的变化小于预设值时产生致能信号EN2致能时间数字转换器104开始计数停止信号SP1的上升缘或下降缘，以确保时间数字转换器104可产生正确的数字信号D1。
[0020]时间数字转换装置可例如应用于距离感测装置，例如飞行时间距离传感器或超声
波传感器，然不以此为限。举例来说，时间数字转换器104依据致能信号EN2开始计数停止信号SP1的上升缘的时间点可为飞行时间距离传感器发射光束的时间点或超声波传感器发射声波的时间点，而停止信号SP1产生上升缘的时间点可例如为飞行时间距离传感器接收到反射光束的时间点或超声波传感器接收到反射声波的时间点，如此通过时间数字转换装置产生的数字信号D1获得精确的时间信息，也可使计算出的距离感测结果正确。
[0021]此外，在部份实施例中，数字信号D1的信号值也可例如由两个计数值来决定。举例来说，如图3所示，与图2实施例不同的是，在图3实施例中，时间数字转换器104可依据接收的起始信号ST1的上升缘来决定第一计数值(例如图3的计数值2)，并依据接收的停止信号SP1的上升缘决定第二计数值(例如图3的计数值8)，并依据第一计数值与第二计数值来产生数字信号D1。例如可将第二计数值(8)减去本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时间数字转换装置，其特征在于，包括：时钟产生电路，产生具有不同相位的n个时钟信号，其中n为正整数；以及时间数字转换器，耦接所述时钟产生电路，于所述时钟产生电路开始产生所述n个时钟信号起经过一段预设时间后，开始计数所述n个时钟信号的上升缘或下降缘，以产生数字信号。2.根据权利要求1所述的时间数字转换装置，其特征在于，所述时间数字转换器依据起始信号与停止信号决定第一计数值与第二计数值，并依据所述第一计数值与所述第二计数值产生所述数字信号。3.根据权利要求2所述的时间数字转换装置，其特征在于，所述时间数字转换器依据所述第一计数值与所述第二计数值的差值产生所述数字信号。4.根据权利要求2所述的时间数字转换装置，其特征在于，所述起始信号与所述停止信号为脉冲信号，所述时间数字转换器依据所述起始信号与所述停止信号的上升缘或下降缘的产生时间决定对应的所述第一计数值与所述第二计数值。5.根据权利要求1所述的时间数字转换装置，其特征在于，所述预设时间为依据所述n个时钟信号的脉波宽度的变化在一段观察时间内小于预设值所需的时间决定。6.根据权利要求1所述的时间数字转换装置，其特征在于，所述时钟产生电路依据第一致能信号产生所述n个时钟信号，所述时间数字转换器依据第二致能信号于所述时钟产生电路开始产生所述n个时钟信号起经过所述预设时间后，开始计数所述n个时钟信号的上升缘或下降缘，以产生所述数字信号。7.一种时间数字转换装置的时间数...

【专利技术属性】
技术研发人员：程韦盛，白顺尹，孙伯伟，
申请(专利权)人：神盾股份有限公司，
类型：发明
国别省市：