【技术实现步骤摘要】
一种带有PVT恒定偏置电路的高速ADC输入缓冲器
[0001]本专利技术涉及集成电路
，尤其涉及一种带有PVT恒定偏置电路的高速ADC输入缓冲器及流水线型ADC。
技术介绍
[0002]流水线型ADC具备高精度、高速率特性，是当前高速高精度ADC领域主要的研究方向。其中一类研究热点是无采保(SHA
‑
less)架构，即不需要采保电路(采样保持电路，SHA)，而利用一个高速高线性的输入缓冲器，将输入信号直接从片外引入，从而避免采保电路的功耗和噪声。
[0003]图1为现有技术中一种典型输入缓冲器的电路示意图，该输入缓冲器包括第一NMOS管M1至第四NMOS管M4、第一电容C1和第二电容C2，如图1所示，第二NMOS管M2、第一NMOS管M1、第三NMOS管M3和第四NMOS管M4串联后，接入电源vdd和公共地vss之间，第三NMOS管M3和第四NMOS管M4的栅极分别连接偏置电压V
b3
和V
b4
，第一电容C1和第二电容C2串联后，一端接入第二NMOS管M2的...
【技术保护点】
【技术特征摘要】 【专利技术属性】
1.一种带有PVT恒定偏置电路的高速ADC输入缓冲器，其特征在于：包括输入缓冲器电路和PVT恒定偏置电路；所述PVT恒定偏置电路包括恒定偏置电流I
b
、第一运放OA1至第四运放OA4、第一参考电阻R
1c
至第四参考电阻R
4c
、第一偏置电阻R1至第四偏置电阻R4、第一参考管M
N1c
、第二参考管M
P1c
、第一电流源管M
N3a
、第二电流源管M
N3b
、第三电流源管M
N3c
、第四电流源管M
P3
、第五电流源管M
P3c
、负载管M
N
；其中，第一参考管M
N1c
、第一电流源管M
N3a
、第二电流源管M
N3b
、第三电流源管M
N3c
、负载管M
N
为NMOS管，第二参考管M
P1c
、第四电流源管M
P3
、第五电流源管M
P3c
为PMOS管；恒定偏置电流I
b
及第五电流源管M
P3c
、第四电流源管M
P3
的源极连接电源vdd；第一参考管M
N1c
的漏极和栅极连接恒定偏置电流I
b
，第一参考管M
N1c
的源极连接第二参考管M
P1c
的源极，第二参考管M
P1c
的漏极和栅极连接负载管M
N
的漏极，负载管M
N
的源极连接公共地vss；第五电流源管M
P3c
的漏极通过串联的第一参考电阻R
1c
至第四参考电阻R
4c
连接第三电流源管M
N3c
的漏极，第三电流源管M
N3c
的源极连接公共地vss；第四电流源管M
P3
的漏极通过串联的第一偏置电阻R1至第四偏置电阻R4连接第一电流源管M
N3a
的漏极，第一电流源管M
N3a
的源极连接公共地vss；第一运放OA1的正输入端连接输入参考偏置电压Vref，负输入端连接第二参考管M
P1c
的源极，输出端连接负载管M
N
的栅极；第二运放OA2的正输入端连接恒定偏置电流I
b
，负输入端连接第一参考电阻R
1c
与第二参考电阻R
2c
之间的节点，输出端连接第五电流源管M
P3c
、第四电流源管M
P3
的栅极；第三运放OA3的正输入端连接第二参考管M
P1c
的漏极，负输入端连接第三参考电阻R
3c
与第四参考电阻R
4c
之间的节点，输出端连接第二电流源管M
N3b
、第三电流源管M
N3c
的栅极，第二电流源管M
N3b
的漏极连接第一电流源管M
N3a
的漏极，第二电流源管M
N3b
的源极连接公共地vss；第四运放OA4的正输入端连接第二参考电阻R
2c
与第三参考电阻R
3c
之间的节点，负输入端连接第二偏置电阻R2与第三偏置电阻R3之间的节点，输出端连接第一电流源管M
N3a
的栅极；第五电流源管M
P3c
的尺寸与第三电流源管M
N3c
的尺寸匹配，第四电流源管M
P3
的尺寸与第一电流源管M
N3a
、第二电流源管M
N3b
相加的尺寸匹配，第四电流源管M
P3
的漏极电压、第一偏置电阻R1与第二偏置电阻R2之间的节点电压、第三偏置电阻R3与第四偏置电阻R4之间的节点电压、第一电流源管M
N3a
的漏极电压作为相应输出的第二偏置电压V
n2
、第一偏置电压V
n1
、第三偏置电压V
p1
、第四偏置电压V
p2
接入所述输入缓冲器电路；所述输入缓冲器电路采用推挽式架构。2.根据权利要求1所述的高速ADC输入缓冲器，其特征在于：所述输入缓冲器电路包括第一推挽式源跟随管M
N1
技术研发人员：沈玉鹏，陈旭斌，陈明良，
申请(专利权)人：杭州城芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。