上电复位电路及集成电路制造技术

本发明专利技术公开了一种上电复位电路及集成电路，该上电复位电路包括：产生参考电压的基准模块；在快速上电时激活并根据电源的不同上电速度生成对应状态的控制信号的快速上电检测模块；在参考电压建立过程中启动基准模块及比较器的启动模块；根据参考电压和阈值电压生成比较信号的阈值比较模块；以及根据比较信号和控制信号生成复位信号的或非门，其中，不同的电源上电速度下控制信号的电平状态不同，阈值比较模块的比较过程受控制信号的不同电平状态控制。本发明专利技术能够确保针对不同上电速度的电源电压均可做出相应的复位响应，可实现对电源电压的动态监测，可靠性更高。可靠性更高。可靠性更高。

【技术实现步骤摘要】
上电复位电路及集成电路


[0001]本专利技术涉及集成电路设计
，具体涉及一种上电复位电路及集成电路。

技术介绍

[0002]在集成电路设计领域，各种集成电路都可以包括上电复位(POR：Power On Reset)电路，其作用是保证在施加电源后，模拟和数字模块初始化至已知状态。基本POR功能会产生一个内部复位脉冲或复位电平以避免“竞争”现象，并使器件保持静态，直至电源电压稳定或达到一个能保证正常工作的阈值。一旦电源电压达到阈值电压，POR电路就会释放内部复位信号，状态机开始初始化，在初始化完成后，集成电路开始正常工作。
[0003]然而，现有技术的上电复位电路通常仅能分别保证慢上电(即慢速上电，上电速度低于预设阈值)或快上电(即快速上电，上电速度高于预设阈值)时的上电复位，无法同时保证慢上电和快上电情况下的上电复位。
[0004]因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

技术实现思路

[0005]为了解决上述技术问题，本专利技术提供了一种上电复位电路及集成电路，能够确保针对不同上电速度的电源电压均可做出相应的复位响应，并可以实现对电源电压的动态监测，可靠性更高。
[0006]根据本公开第一方面，提供了一种上电复位电路，包括：基准模块，用于产生参考电压和若干偏置电流；
[0007]快速上电检测模块，与所述基准模块连接于第一节点，用于在电源快速上电时激活，并根据不同的电源上电速度生成对应状态的控制信号；
[0008]阈值比较模块，与所述基准模块连接于第一节点，并与所述快速上电检测模块连接于第三节点，用于根据所述参考电压和阈值电压比较生成比较信号；
[0009]启动模块，与所述基准模块连接于第二节点，并与阈值比较模块中的比较器的第一供电端连接，用于在所述参考电压的建立过程中抬升所述第二节点的电压以启动所述基准模块，及用于在所述参考电压的建立过程中为所述比较器提供电流；
[0010]或非门，分别与所述阈值比较模块的输出端和所述第三节点连接，用于根据所述比较信号和所述控制信号生成复位信号，所述复位信号用于在有效时控制电路复位，
[0011]其中，所述快速上电检测模块在不同的电源上电速度下生成的所述控制信号的电平状态不同，所述阈值比较模块的比较过程受所述控制信号的不同电平状态控制，以确保对不同上电速度的电源电压均可正常响应，以及所述阈值比较模块具有迟滞特性。
[0012]可选地，所述阈值比较模块还与所述启动模块连接于第四节点，所述阈值比较模块还用于在所述基准模块启动后关闭所述启动模块。
[0013]可选地，在电源上电阶段，所述复位信号在电源电压小于第一阈值的情况下为有效状态，在电源电压大于第一阈值的情况下为无效状态。
[0014]可选地，所述阈值比较模块还用于在电源上电完成后监测所述电源电压，并在监测到电源发生改变且所述电源电压小于第二阈值时控制所述复位信号变化至有效状态。
[0015]可选地，所述第一阈值与所述第二阈值对应的数值大小不同。
[0016]可选地，所述基准模块包括：
[0017]第一晶体管，源极与电源端连接，栅极与漏极连接；
[0018]第二晶体管，源极与电源端连接，栅极与所述第一晶体管的栅极连接；
[0019]第一三极管，集电极与所述第一晶体管的漏极连接，发射极通过第一电阻与参考地连接；
[0020]第二三极管，集电极通过第二电阻与所述第二晶体管的漏极连接，发射极与参考地连接，基极分别与所述第一三极管的基极和所述第二三极管的集电极连接；
[0021]第一电容，连接于所述第二晶体管的漏极与参考地之间；
[0022]第二电容，连接于电源端与所述第一晶体管的栅极之间，
[0023]其中，所述第一晶体管和所述第二晶体管均为PMOS管，所述第一三极管和所述第二三极管均为NPN型三极管，
[0024]所述第一晶体管的栅极与所述第一节点连接，所述第二三极管的基极与所述第二节点连接，且所述基准模块于所述第二晶体管的漏极处产生所述参考电压。
[0025]可选地，所述快速上电检测模块包括：
[0026]第三晶体管，源极与电源端连接，漏极通过第三电容与参考地连接，栅极与所述第一节点连接；
[0027]第四晶体管，源极与参考地连接，漏极通过第四电容与电源端连接，栅极与所述第三晶体管的漏极连接；
[0028]第三电阻，连接于所述第四晶体管的漏极与参考地之间；
[0029]缓冲器，供电端分别与电源端和参考地连接，输入端与所述第四晶体管的漏极连接，输出端生成所述控制信号，
[0030]其中，所述第三晶体管为PMOS晶体管，所述第四晶体管为NMOS晶体管，
[0031]所述缓冲器的输出端与所述第三节点连接。
[0032]可选地，所述启动模块包括：
[0033]第五晶体管，源极与电源端连接，漏极通过第四电阻与所述第二节点连接，栅极与所述第四节点连接；
[0034]第六晶体管，源极与电源端连接，漏极通过第五电阻与所述比较器的第一供电端连接，栅极与所述第四节点连接；
[0035]第五电容，连接于所述第四节点与参考地之间，
[0036]其中，所述第五晶体管和所述第六晶体管均为PMOS晶体管。
[0037]可选地，所述阈值比较模块还包括：
[0038]第七晶体管，源极与电源端连接，栅极与所述第一节点连接，漏极与所述第四节点连接；
[0039]第八晶体管，源极与所述电源端连接，栅极与所述第一节点连接，漏极与所述比较器的第一供电端连接；
[0040]第六电阻、第七电阻和第八电阻，所述第六电阻、所述第七电阻和所述第八电阻依
次串联于所述第四节点与参考地之间；
[0041]第九晶体管，源极与所述第四节点连接，漏极通过所述第六电阻与所述第四节点连接，栅极与所述比较器的输出端连接；
[0042]第十晶体管，漏极与所述比较器的反相输入端连接，源极与参考地连接，栅极与所述第三节点连接；
[0043]第六电容，连接于电源端与所述比较器的反相输入端之间；
[0044]第七电容，连接于所述比较器的反相输入端与参考地之间，
[0045]其中，所述比较器的同相输入端为接收所述参考电压，且所述比较器的反相输入端还通过所述第八电阻与参考地连接，以及
[0046]所述第七晶体管、所述第八晶体管和所述第九晶体管均为PMOS晶体管，所述第十晶体管为NMOS晶体管。
[0047]可选地，所述第六电阻和所述第七电阻的阻值之和与所述第八电阻的阻值的比值，与所述第七电容和所述第六电容的容值的比值相同。
[0048]根据本公开第二方面，提供了一种集成电路，包括：如上述的上电复位电路。
[0049]本专利技术的有益效果是：本公开涉及一种上电复位电路及集成电路，采用快速上电检测模块在电源电压快速上电时激活，并根据电源电压的不同上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上电复位电路，其中，包括：基准模块，用于产生参考电压和若干偏置电流；快速上电检测模块，与所述基准模块连接于第一节点，用于在电源快速上电时激活，并根据不同的电源上电速度生成对应状态的控制信号；阈值比较模块，与所述基准模块连接于第一节点，并与所述快速上电检测模块连接于第三节点，用于根据所述参考电压和阈值电压比较生成比较信号；启动模块，与所述基准模块连接于第二节点，并与阈值比较模块中的比较器的第一供电端连接，用于在所述参考电压的建立过程中抬升所述第二节点的电压以启动所述基准模块，及用于在所述参考电压的建立过程中为所述比较器提供电流；或非门，分别与所述阈值比较模块的输出端和所述第三节点连接，用于根据所述比较信号和所述控制信号生成复位信号，所述复位信号用于在有效时控制电路复位，其中，所述快速上电检测模块在不同的电源上电速度下生成的所述控制信号的电平状态不同，所述阈值比较模块的比较过程受所述控制信号的不同电平状态控制，以确保对不同上电速度的电源电压均可正常响应，以及所述阈值比较模块具有迟滞特性。2.根据权利要求1所述的上电复位电路，其中，所述阈值比较模块还与所述启动模块连接于第四节点，所述阈值比较模块还用于在所述基准模块启动后关闭所述启动模块。3.根据权利要求1所述的上电复位电路，其中，在电源上电阶段，所述复位信号在电源电压小于第一阈值的情况下为有效状态，在电源电压大于第一阈值的情况下为无效状态。4.根据权利要求3所述的上电复位电路，其中，所述阈值比较模块还用于在电源上电完成后监测所述电源电压，并在监测到电源发生改变且所述电源电压小于第二阈值时控制所述复位信号变化至有效状态。5.根据权利要求4所述的上电复位电路，其中，所述第一阈值与所述第二阈值对应的数值大小不同。6.根据权利要求2所述的上电复位电路，其中，所述基准模块包括：第一晶体管，源极与电源端连接，栅极与漏极连接；第二晶体管，源极与电源端连接，栅极与所述第一晶体管的栅极连接；第一三极管，集电极与所述第一晶体管的漏极连接，发射极通过第一电阻与参考地连接；第二三极管，集电极通过第二电阻与所述第二晶体管的漏极连接，发射极与参考地连接，基极分别与所述第一三极管的基极和所述第二三极管的集电极连接；第一电容，连接于所述第二晶体管的漏极与参考地之间；第二电容，连接于电源端与所述第一晶体管的栅极之间，其中，所述第一晶体管和所述第二晶体管均为PMOS管，所述第一三极管和所述第二三极管均为NPN型三极管，所述第一晶体管的栅极与所述...

【专利技术属性】
技术研发人员：满雪成，崔伟，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：