基板和集成封装器件制造技术

本实用新型专利技术公开了一种基板和集成封装器件，基板包括图形化的导电层、隔绝结构层和芯片焊盘单元；导电层设有至少三层并叠层排列；隔绝结构层设有若干层并分别插设在相邻两导电层之间，隔绝结构层包括基体层和至少一绝缘层；芯片焊盘单元设有若干个并排列成矩阵；非底层的各导电层分别与至少一行芯片焊盘单元对应；芯片焊盘单元设有若干类且分别与各导电层对应，各类芯片焊盘单元均设置在顶层的隔绝结构层上；底层导电层与其上方的各非底层导电层分别通过导通孔连接；顶层导电层与对应的芯片焊盘单元连接；非顶层导电层分别与对应的芯片焊盘单元通过连通孔连接。本实用新型专利技术可实现封装器件的高分辨率、减小封装尺寸。减小封装尺寸。减小封装尺寸。

【技术实现步骤摘要】
基板和集成封装器件


[0001]本技术属于LED封装
，具体涉及一种基板和集成封装器件。

技术介绍

[0002]随着照明技术的发展，将LED光源像素化，实现智慧型矩阵式照明成为发展趋势，特别是在车用智能照明及显示领域上，对能兼容更高像素的封装结构的需求日益迫切。现有技术大多采用将多个芯片分别进行独立封装后再贴装在PCB上的技术，或采用COB(板上芯片封装技术)技术，通过引线将芯片与线路板键合，再用封装胶将芯片与引线进行封装。
[0003]将多个芯片进行独立封装后再贴装在PCB板上，一方面由于封装后的LED结构尺寸较大，进而限制了整个PCB板的尺寸；另一方面，贴装后不同像素之间间距较大，较难实现高分辨率像素显示，出光不均匀。
[0004]而采用COB(板上芯片封装技术)技术，通过引线将芯片与线路板键合，再用封装胶将芯片与引线进行封装，由于需保留引线焊接位置，故封装尺寸较大。
[0005]因此，需要一种新的技术以解决现有技术中封装器件难以实现高分辨率、封装尺寸较大扰的问题。

技术实现思路

[0006]为解决现有技术中的封装器件难以实现高分辨率、封装尺寸较大的问题，本技术提供了一种基板和集成封装器件。
[0007]本技术采用了以下技术方案：
[0008]一种基板，用于集成封装器件，包括图形化的导电层、隔绝结构层和芯片焊盘单元；
[0009]所述导电层设有至少三层并叠层排列；
[0010]所述隔绝结构层设有若干层并分别插设在相邻两所述导电层之间并与导电层连接固定，所述隔绝结构层包括一基体层和至少一绝缘层；
[0011]所述芯片焊盘单元用于连接发光芯片，所述芯片焊盘单元设有若干个并在顶层的隔绝结构层上排列成矩阵；非底层的各导电层分别与至少一行芯片焊盘单元对应，且一行芯片焊盘单元仅对应一导电层；
[0012]所述芯片焊盘单元设有若干类且分别与各所述导电层对应，各类芯片焊盘单元均设置在顶层的隔绝结构层上；
[0013]底层导电层与其上方的各非底层导电层分别通过导通孔连接；顶层导电层与对应的芯片焊盘单元连接；非顶层导电层分别与对应的芯片焊盘单元通过连通孔连接。
[0014]在一些实施例中，所述顶层导电层包括若干第一边缘焊盘和若干第一图形引线，所述第一图形引线的一端连接所述第一边缘焊盘，另一端连接对应的所述芯片焊盘单元，所述第一边缘焊盘通过所述导通孔与所述底层导电层连接。
[0015]在一些实施例中，位于顶层导电层和底层导电层之间的导电层均为内层导电层，
各所述内层导电层均包括若干第二边缘焊盘、若干第二图形引线和若干第二连接焊盘，所述第二连接焊盘通过所述第二图形引线与所述第二边缘焊盘连接，所述第二连接焊盘与对应的所述芯片焊盘单元通过连通孔连接，所述第二边缘焊盘通过所述导通孔与所述底层导电层连接；
[0016]所述第二边缘焊盘与所述第一边缘焊盘的位置上下错开，所述第二连接焊接与对应的所述芯片焊盘单元上下相对。
[0017]在一些实施例中，所述底层导电层包括若干第三边缘焊盘，所述第三边缘焊盘与所述第一边缘焊盘或所述第二边缘焊盘通过所述导通孔连接；所述第三边缘焊盘和与自身连接的所述第一边缘焊盘或所述第二边缘焊盘上下相对。
[0018]在一些实施例中，与所述顶层导电层对应的所述芯片焊盘单元的行位于所述矩阵的最外行。
[0019]在一些实施例中，还包括阻焊层和导热层；所述阻焊层设置在顶层的隔绝结构层上并覆盖所述隔绝结构层上除所述顶层导电层、所述芯片焊盘单元以外的区域；所述导热层设置在底层的隔绝结构层上。
[0020]在一些实施例中，所述的基体层的材料为陶瓷材料，包括Al2O3陶瓷、AlN陶瓷、Si3N4陶瓷或BeO陶瓷。
[0021]在一些实施例中，每一所述芯片焊盘单元包括正极焊盘和负极焊盘，所述矩阵划分为若干矩形的功能区，同一功能区内，若干所述芯片焊盘单元依次排列，相邻的两个所述芯片焊盘单元中的一者的正极焊盘，与另一者的负极焊盘连接。
[0022]一种集成封装器件，包括如上所述的基板，所述集成封装器件还包括若干发光芯片、与所述发光芯片一一对应的光转换层、连接胶层、填充胶和围坝；
[0023]各所述发光芯片分别与各所述芯片焊盘单元连接；在同一所述功能区中，各所述发光芯片依次相邻设置无空位；
[0024]所述光转换层通过所述连接胶层固定在所述发光芯片上，所述围坝固定在顶层的所述隔绝结构层上并包围所述矩阵；所述填充胶充满所述围坝内并填充在各所述发光芯片、各光转换层、连接胶层之间的缝隙。
[0025]与现有技术相比，本技术的有益效果为：
[0026]1、本技术的基板中，针对各芯片焊盘单元设置了不同的导电层，将各个图像化的导电层与芯片焊盘单元通过通孔连接，无需连接外部引线，因此，其各芯片焊盘单元的间距可以更加紧密，用于集成封装器件时，发光芯片的间距更小，从而可实现更高像素的集成封装器件，且封装后尺寸结构更小；
[0027]2、本技术的集成封装器件中，采用了以上的基板，芯片焊盘单元的矩阵划分为若干矩形的功能区，同一功能区内，若干所述芯片焊盘单元依次排列，各所述发光芯片依次相邻设置无空位，可实现小间距且不规则矩阵像素封装；减小封装尺寸，简化电路排布，利于下游贴装。
附图说明
[0028]下面结合附图和具体实施方式对本技术的技术作进一步地详细说明：
[0029]图1是本技术的集成封装器件的正视图；
[0030]图2是本技术的集成封装器件的剖视图；
[0031]图3是顶层导电层、芯片焊盘单元在第一绝缘层上的示意图；
[0032]图4是图3中沿A
‑
A的剖视图；
[0033]图5是图3中沿B
‑
B的剖视图；
[0034]图6是图3中E处的芯片焊盘单元的示意图；
[0035]图7是内层导电层一在基体层的正面上的示意图；
[0036]图8是图7中沿C
‑
C的剖视图；
[0037]图9是内层导电层二在基体层的背面上示意图；
[0038]图10是图9中沿D
‑
D的剖视图；
[0039]图11是底层导电层在第二绝缘层上的示意图；
[0040]图12是本技术的集成封装器件的制作步骤示意图。
[0041]附图标记：
[0042]1‑
导电层；11
‑
顶层导电层；111
‑
第一边缘焊盘；112
‑
第一图形引线；12
‑
内层导电层；121
‑
内层导电层一；122
‑
内层导电层二；1201
‑
第二边缘焊盘；1202
‑
第二图形引线；1203
‑
第二连接焊盘；13
‑
底层导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基板，用于集成封装器件，其特征在于，包括图形化的导电层、隔绝结构层和芯片焊盘单元；所述导电层设有至少三层并叠层排列；所述隔绝结构层设有若干层并分别插设在相邻两所述导电层之间并与导电层连接固定，所述隔绝结构层包括一基体层和至少一绝缘层；所述芯片焊盘单元用于连接发光芯片，所述芯片焊盘单元设有若干个并在顶层的隔绝结构层上排列成矩阵；非底层的各导电层分别与至少一行芯片焊盘单元对应，且一行芯片焊盘单元仅对应一导电层；所述芯片焊盘单元设有若干类且分别与各所述导电层对应，各类芯片焊盘单元均设置在顶层的隔绝结构层上；底层导电层与其上方的各非底层导电层分别通过导通孔连接；顶层导电层与对应的芯片焊盘单元连接；非顶层导电层分别与对应的芯片焊盘单元通过连通孔连接。2.根据权利要求1所述的基板，其特征在于，所述顶层导电层包括若干第一边缘焊盘和若干第一图形引线，所述第一图形引线的一端连接所述第一边缘焊盘，另一端连接对应的所述芯片焊盘单元，所述第一边缘焊盘通过所述导通孔与所述底层导电层连接。3.根据权利要求2所述的基板，其特征在于，位于顶层导电层和底层导电层之间的导电层均为内层导电层，各所述内层导电层均包括若干第二边缘焊盘、若干第二图形引线和若干第二连接焊盘，所述第二连接焊盘通过所述第二图形引线与所述第二边缘焊盘连接，所述第二连接焊盘与对应的所述芯片焊盘单元通过连通孔连接，所述第二边缘焊盘通过所述导通孔与所述底层导电层连接；所述第二边缘焊盘与所述第一边缘焊盘的位置上下错开，所述第二连接焊接与对应...

【专利技术属性】
技术研发人员：万垂铭，温绍飞，林仕强，朱文敏，曾照明，肖国伟，
申请(专利权)人：广东晶科电子股份有限公司，
类型：新型
国别省市：