生成TMS目标比特流的方法、装置和存储介质制造方法及图纸

本发明专利技术涉及一种生成TMS目标比特流的方法、装置和存储介质。为了解决如何快速产生JTAG测试时所需的TMS目标比特流，本发明专利技术根据TAP控制器的任意两个状态预生成状态跳转表；所述状态跳转表存储任意两个状态进行最佳路径跳转所需的比特流；通过查询预生成的跳转表来替代有向图搜索，快速有效地生成TMS目标比特流，降低运行复杂度的同时提高了运行效率。本发明专利技术快速生成TMS目标比特流的方法适用于AI芯片的测试，例如类脑芯片。例如类脑芯片。例如类脑芯片。

【技术实现步骤摘要】
生成TMS目标比特流的方法、装置和存储介质


[0001]本专利技术涉及一种生成TMS目标比特流的方法、装置和存储介质，并具体涉及能够一步生成JTAG测试时所需TMS目标比特流的方法、装置和存储介质。

技术介绍

[0002]JTAG（Joint Test Action Group，联合测试行动组）接口是一种国际标准测试协议，与IEEE 1149.1兼容，主要用于芯片测试，例如芯片便捷扫描、编程和调试。JTAG内部有一个TAP（Test Access Port，测试访问接口）控制器，通过TAP可以访问芯片提供的所有数据寄存器DR和指令寄存器IR。
[0003]IEEE 1149.1标准定义了TAP控制器是一个同步有限状态机，要访问特定的JTAG函数，必须对TAP控制器的状态进行步进操作。
[0004]TAP至少包括四个信号接口：TCK、TDI、TDO、TMS。测试时钟TCK，用于上升沿捕获输入，下降沿变更输出。测试模式选择TMS（Test Mode State），用于控制TAP状态机以设置JTAG接口处于某种特定的测试模式，在TCK上升沿JTAG扫描TMS电平，若为高电平则输出“1”，若为低电平则输出“0”，反之亦然。测试数据输入TDI（Test Data Input），用于输入指令寄存器（IR）或数据寄存器（DR）的数据，在TCK的上升沿被采样。测试数据输出TDO（Test Data Output），用于在下降沿输出数据。例如，TMS和TDI的数据在TCK的上升沿被采样，在TCK下降沿输出到TDO。利用指令寄存器IR选定一个需要访问的数据寄存器DR，把选定的数据寄存器DR连接到TDI和TDO之间，由TCK驱动，通过TDI，把需要的数据输入到选定的数据寄存器当中去；同时把选定的数据寄存器中的数据通过TDO读出来。
[0005]TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入，图1为TAP控制器中的状态转换图。现有技术中，通常在产生TMS信号时，上位机需要一遍一遍查询状态转换图，并且记住当前的JTAG状态，以便生成控制状态进行下一步跳转时所需的TMS信号，动态生成TMS目标比特流，该步骤非常繁琐，且运行效率不高。
[0006]因此，需要一种方法，不进行有向图遍历，以快速高效地生成TMS目标比特流，提高运行效率。

技术实现思路

[0007]为了解决如何快速产生TMS目标比特流的问题，专利技术是通过如下技术方案实现的：一种生成TMS目标比特流的方法，应用于JTAG接口，包括步骤S1：根据任意两个状态之间跳转所需的TMS信号预生成状态跳转表；步骤S2：将所述预生成的状态跳转表进行存储；步骤S3：根据起始状态和终止状态，从所述状态跳转表中查询由起始状态跳转至终止状态所需的比特流，从而生成TMS目标比特流。
[0008]在某类实施例中，生成TMS目标比特流的方法还包括步骤S4：基于获得的TMS目标比特流和时钟信号控制JTAG接口处于对应的测试模式。
[0009]在某类实施例中，所述JTAG接口用于测试AI芯片。
[0010]在某类实施例中，所述AI芯片为基于脉冲神经网络的类脑芯片。
[0011]一种生成TMS目标比特流的装置，应用于JTAG接口，包括第一存储空间，所述第一存储空间用于存储预生成的状态跳转表；所述状态跳转表中存储任意两个状态之间跳转所需的TMS信号；根据起始状态和终止状态，从所述状态跳转表中查询由起始状态跳转至终止状态所需的比特流，从而生成TMS目标比特流。
[0012]在某类实施例中，所述JTAG接口用于测试AI芯片。
[0013]一种存储介质，该存储介质上存储有计算机代码，其特征在于：通过执行该计算机代码，以实现前述任意一项所述的生成TMS目标比特流的方法。
[0014]本专利技术的部分或全部实施例，具有如下有益技术效果：本专利技术通过查询预生成的跳转表来替代有向图遍历，快速有效地生成TMS目标比特流，降低运行复杂度的同时提高了运行效率。
[0015]更多的有益效果将在优选实施例中作进一步的介绍。
[0016]以上披露的技术方案/特征，旨在对具体实施方式部分中所描述的技术方案、技术特征进行概括，因而记载的范围可能不完全相同。但是该部分披露的这些新的技术方案同样属于本专利技术文件所公开的众多技术方案的一部分，该部分披露的技术特征与后续具体实施方式部分公开的技术特征、未在说明书中明确描述的附图中的部分内容，以相互合理组合的方式披露更多的技术方案。
[0017]本专利技术任意位置所披露的所有技术特征所组合出的技术方案，用于支撑对技术方案的概括、专利文件的修改、技术方案的披露。
附图说明
[0018]图1为TAP控制器中的状态转换图；图2为TAP控制器中的各状态的释义图；图3为本专利技术一步生成TMS目标比特流的流程图；图4为本专利技术预生成的跳转表；图5为本专利技术一步生成TMS目标比特流的原理示意图。
具体实施方式
[0019]由于不能穷尽描述各种替代方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案中的要点内容进行清楚、完整地描述。对于下文未详细披露的其它的技术方案和细节，一般均属于本领域通过常规手段即可实现的技术目标或技术特征，限于篇幅，本专利技术不对其详细介绍。
[0020]除非是除法的含义，本专利技术中任意位置的“/”均表示逻辑“或”。本专利技术任意位置中的“第一”、“第二”等序号仅仅用于描述上的区分标记，并不暗示时间或空间上的绝对顺序，也不暗示冠以这种序号的术语与冠以其它定语的相同术语必然是不同的指代。
[0021]本专利技术会对各种用于组合成各种不同具体实施例的要点进行描述，这些要点将被组合至各种方法、产品中。在本专利技术中，即便仅在介绍方法/产品方案时所描述的要点，意味着对应的产品/方法方案也明确地包括该技术特征。
[0022]本专利技术中任意位置处描述存在或包括某步骤、模块、特征时，并不暗示这种存在是
排它性地唯一存在，本领域技术人员完全可以根据本专利技术所披露的技术方案而辅以其它技术手段而获得其它实施例；基于本专利技术中具体实施例描述的要点，本领域技术人员完全可以对某些技术特征施加替换、删减、增加、组合、调换顺序等手段，获得一个仍遵循本专利技术构思的技术方案。这些未脱离本专利技术技术构思的方案也在本专利技术保护范围之内。
[0023]JTAG是芯片测试时，上位机操作硬件的接口。硬件启动时，JTAG接口处于复位状态。在测试过程中，上位机出于不同的测试目的需要通过TAP控制器调整JTAP状态。
[0024]TAP控制器是实现多个状态转换的状态机，状态之间的转换由根据TCK信号采样的TMS信号控制。各状态在IEEE 1149.1标准中有详细描述并且是众所周知的，图1为TAP控制器中的状态转换图，总共有16个状态，其中各个状态的释义如图2所示。
[0025]对JTAP来说，从某一状态（如Shift
‑
DR）跳转至另一状态（如Exit2
‑...

【技术保护点】

【技术特征摘要】
1.一种生成TMS目标比特流的方法，应用于JTAG接口，其特征在于，包括如下步骤：步骤S1：根据TAP控制器的任意两个状态预生成状态跳转表；所述状态跳转表存储任意两个状态进行最佳路径跳转所需的比特流；步骤S2：根据起始状态和终止状态，从所述状态跳转表中查询由起始状态跳转至终止状态所需的比特流，从而获得TMS目标比特流。2.根据权利要求1所述的生成TMS目标比特流的方法，其特征在于，所述步骤S1还包括：将所述状态跳转表进行存储。3.根据权利要求1或2所述的生成TMS目标比特流的方法，其特征在于，还包括：步骤S3：基于获得的TMS目标比特流和时钟信号控制JTAG接口处于对应的测试模式。4.根据权利要求3所述的生成TMS目标比特流的方法，其特征在于：所述JTAG接口用于测试AI芯片。5.根据权利...

【专利技术属性】
技术研发人员：钟沐旸，卡斯滕，
申请(专利权)人：深圳时识科技有限公司，
类型：发明
国别省市：