降低功耗的非易失性存储器的芯片及方法技术

本发明专利技术公开了一种降低功耗的非易失性存储器芯片，包括：看门狗电路、待机电源电路和深度掉电模式电路，看门狗电路用于在芯片处于待机模式的情况下，计算芯片处于待机模式下的待机时长，并在待机时长超过待机时间阈值的情况下，将待机时长重新置0且发送深度掉电模式使能信号到深度掉电模式电路或发送待机电压调节信号到待机电源电路，本发明专利技术实施例通过内置的看门狗电路，不仅能够保证芯片待机一定时间后，可以将待机时长重新置0且发送深度掉电模式使能信号到深度掉电模式电路使待机电源电路进入深度掉电模式从而降低芯片的功耗，还可以选择将待机时长重新置0且发送的待机电压调节信号以调节待机工作电压来降低芯片的功耗。节信号以调节待机工作电压来降低芯片的功耗。节信号以调节待机工作电压来降低芯片的功耗。

【技术实现步骤摘要】
降低功耗的非易失性存储器的芯片及方法


[0001]本专利技术涉及半导体集成电路
，尤其涉及一种降低功耗的非易失性存储器的芯片及方法。

技术介绍

[0002]非易失性存储器的芯片常常应用在便携式设备中，而由于便携式设备体积小导致可搭载的电源容量低的特性，所以为了保证便携式设备的可工作时间足够的长，通常在选用非易失性存储器的芯片时，会着重考虑非易失性存储器的芯片的功耗性能。
[0003]可以理解的是，在非易失性存储器的芯片长时间未进行读写擦操作时，往往会让非易失性存储器的芯片进入待机模式以降低非易失性存储器的芯片的功耗，但是待机模式下的芯片的功耗比之深度掉电模式下的芯片的功耗仍然较大，所以现有技术通过在芯片处于待机模式下时开始计时，经过一定的时间间隔后，通过外部的主控上位机发送进入深度掉电模式指令到深度掉电模式电路，使得芯片进入深度掉电模式，从而进一步降低芯片的功耗。
[0004]进一步地，虽然现有技术可以通过外部的主控上位机发送深度掉电模式指令到深度掉电模式电路，使得芯片进入深度掉电模式，进一步地降低芯片的功耗，但是可以想到的是，添加一个外部的主控上位机对于便携式设备的电路面积花销过大，导致便携式设备的设计难度增加，而且增加一个外部主控上位机的功耗高以及无法通过改变芯片内部电源电路的待机电压的方式降低芯片的功耗。

技术实现思路

[0005]以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0006]本专利技术实施例提供了一种降低功耗的非易失性存储器的芯片和方法，能够减少现有的便携式设备因添加外部的主控上位机而增加的电路面积，进而减少便携式设备的体积和设计难度，还能够进一步减少待机模式下的非易失性存储器的芯片的功耗及通过降低待机时内部电源电路的待机电压来降低芯片的功耗。
[0007]第一方面，本专利技术实施例提供了一种降低功耗的非易失性存储器的芯片，包括：
[0008]看门狗电路、待机电源电路、深度掉电模式电路和控制器，所述待机电源电路用于在所述芯片处于待机模式的情况下，产生待机电压和待机电源时钟信号，在所述控制器判断所述芯片处于待机模式的情况下，所述控制器用于根据所述看门狗电路计算所述芯片处于待机模式下的待机时长，在所述控制器判断所述待机时长超过待机时间阈值的情况下，所述控制器用于控制所述看门狗电路将所述待机时长重新置0，并且发送深度掉电模式使能信号到所述深度掉电模式电路或发送待机电压调节信号到所述待机电源电路，在所述深度掉电模式电路接收到所述深度掉电模式使能信号的情况下，所述芯片进入深度掉电模式，在所述待机电源电路接收到所述待机电压调节信号的情况下，所述待机电压降低。
[0009]第二方面，本专利技术实施例提供了一种降低功耗的方法，应用于非易失性存储器的芯片，所述芯片包括：
[0010]看门狗电路、待机电源电路、深度掉电模式电路和控制器，所述待机电源电路用于在所述芯片处于待机模式的情况下，产生待机电压和待机电源时钟信号，在所述控制器判断所述芯片处于待机模式的情况下，所述控制器用于根据所述看门狗电路计算所述芯片处于待机模式下的待机时长，在所述控制器判断所述待机时长超过待机时间阈值的情况下，所述控制器用于控制所述看门狗电路将所述待机时长重新置0，并且发送深度掉电模式使能信号到所述深度掉电模式电路或发送待机电压调节信号到所述待机电源电路，在所述深度掉电模式电路接收到所述深度掉电模式使能信号的情况下，所述芯片进入深度掉电模式，在所述待机电源电路接收到所述待机电压调节信号的情况下，所述待机电压降低；
[0011]所述看门狗电路包括控制器、状态寄存器、计数器和狗叫模块，
[0012]所述降低功耗的方法包括：
[0013]所述控制器判断所述芯片是否处于所述待机模式；
[0014]当所述控制器确定所述芯片处于所述待机模式，判断所述看门狗电路是否处于使能状态；
[0015]当所述控制器确定所述看门狗电路处于使能状态，读取所述计数器得出所述待机时长；
[0016]当所述控制器判断所述待机时长超过所述待机时间阈值，控制所述计数器将所述待机时长重新置0，并且控制所述狗叫模块发送所述深度掉电模式使能信号到所述深度掉电模式电路或发送所述待机电压调节信号到所述待机电源电路。
[0017]本专利技术实施例至少具有以下有益效果：
[0018]可以理解的是，现有技术通过在芯片处于待机模式下时开始计时，经过预设的时间间隔后，通过外部的主控上位机发送进入深度掉电模式指令，使得芯片从待机模式切换到深度掉电模式。因为待机模式下的芯片的功耗比之深度掉电模式下的芯片的功耗仍然较大，所以让外部的主控上位机当芯片处于待机模式下且经过预设的时间间隔后发送深度掉电模式指令，使得芯片进入深度掉电模式，可以降低芯片的功耗。
[0019]进一步地，虽然现有技术可以通过外部的主控上位机发送深度掉电模式指令到深度掉电模式电路，使得芯片进入深度掉电模式，进一步地降低芯片的功耗，但是可以想到的是，添加一个外部的主控上位机对于便携式设备的电路面积花销过大，导致便携式设备的体积和设计难度增加，而且增加一个外部主控上位机的功耗高以及无法通过改变芯片内部电源电路的待机电压的方式来降低芯片的功耗。
[0020]基于此，本专利技术实施例提供了的一种降低功耗的芯片，通过将看门狗电路内置于芯片内部，在芯片进入待机模式的情况下，通过看门狗电路计算出芯片处于待机模式下的待机时长，并在待机时长超过待机时间阈值的情况下，通过看门狗电路将待机时长重置为0，并且发送深度掉电模式使能信号到深度掉电模式电路或发送待机电压调节信号到待机电源电路，本专利技术实施例的芯片在深度掉电模式电路接收到深度掉电使能信号的情况下，进入深度掉电模式，在待机电源电路接收到待机电压调节信号的情况下，调低待机电压。所以本专利技术实施例在芯片处于待机模式且待机时长超过待机时间阈值的情况下时，不仅能够将待机时长重置为0且通过发送深度掉电模式使能信号去驱动深度掉电模式电路使待机电
源电路进入深度掉电模式从而降低芯片的功耗；还能够通过发送待机电压调节信号驱动待机电源电路降低待机电压从而降低芯片待机的功耗，而且本领域技术人员可以理解的是，增加一个外部的主控上位机所需的电路面积花销和功耗远大于增加一个内置的看门狗电路，所以本专利技术实施例还可以缩小便携式设备的电路面积，从而减少便携式设备的体积和设计难度和进一步地降低便携式设备的功耗。
[0021]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
[0022]附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本专利技术的示例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。
[0023]图1是本专利技术实施例提供的一种非易失性存储器的芯片结构示意图；
[0024]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低功耗的非易失性存储器的芯片，其特征在于，包括：看门狗电路、待机电源电路和深度掉电模式电路，所述待机电源电路用于在所述芯片处于待机模式的情况下，产生待机电压和待机电源时钟信号，所述看门狗电路用于在所述芯片处于待机模式的情况下，计算所述芯片处于待机模式下的待机时长，并在所述待机时长超过待机时间阈值的情况下，将所述待机时长重新置0，并且发送深度掉电模式使能信号到所述深度掉电模式电路或发送待机电压调节信号到所述待机电源电路，在所述深度掉电模式电路接收到所述深度掉电模式使能信号的情况下，所述芯片进入深度掉电模式，在所述待机电源电路接收到所述待机电压调节信号的情况下，所述待机电压降低。2.根据权利要求1所述的一种降低功耗的非易失性存储器的芯片，其特征在于，所述看门狗电路包括控制器、状态寄存器、计数器和狗叫模块，其中，所述状态寄存器包括：第一比特位，用于设置所述看门狗电路的使能标志位；第二比特位，用于设置所述深度掉电模式电路的使能指示位；第三比特位和第四比特位，所述第三比特位和所述第四比特位用于组合设置所述待机电压的电压挡位，每个所述电压挡位对应一个所述待机电压；第五比特位和第六比特位，所述第五比特位和所述第六比特位用于组合设置所述待机时间阈值的时间阈值挡位，每个所述时间阈值挡位对应一个所述待机时间阈值；第七比特位和第八比特位用于设置所述看门狗电路的功能拓展位。3.根据权利要求2所述的一种降低功耗的非易失性存储器的芯片，其特征在于，所述计数器内的第一数值的起始值为零，所述第一数值与所述待机时长对应，在接收到所述待机电源时钟信号的一次脉冲的情况下，所述第一数值加一。4.根据权利要求3所述的一种降低功耗的非易失性存储器的芯片，其特征在于，所述控制器被配置为在所述第一数值超过计数阈值的情况下，所述计数阈值与所述待机时间阈值对应，判断所述待机时长超过所述待机时间阈值，并控制所述计数器将所述第一数值重新置为0且控制所述狗叫模块发送所述深度掉电使能信号到所述深度掉电模式电路或所述待机电压调节信号到所述待机电源电路。5.一种降低功耗的方法，其特征在于，应用于非易失性存储器的芯片，所述非易失性存储器的芯片包括：看门狗电路、待机电源电路和深度掉电模式电路，所述待机电源电路用于在所述芯片处于待机模式的情况下，产生待机电压和待机电源时钟信号，所述看门狗电路用于在所述芯片处于待机模式的情况下，计算所述芯片处于待机模式下的待机时长，并在所述待机时长超过待机时间阈值的情况下，将所述待机时长重新置0，并且发送深度掉电模式使能信号到所述深度掉电模式电路或发送待机电压调节信号到所述待机电源电路，在所述深度掉电模式电路接收到所述深度掉电模式使能信号的情况下，所述芯片进入深度掉电模式，在所述待机电源电路接收到所述待机电压调节信号的情况下，所述待机电压降低；所述看门狗电路包括控制器、状态寄存器、计数器和狗叫模块，所述降低功耗的方法包括：所述控制器判断所述芯片是否处于所述待机模式；当所述控制器确定所述芯片处于所述待机模式，判断所述看门狗电路是否处于使能状态；
当所述控制器确定所述看门狗电路处于使能状态，读取所述计数器得出所述待机时长；当所述控制器判断所述待机时长超过所述待机时间阈值，控制所述计数器将所述待机时长重新置0，并且控制所述狗叫模块发送所述深度掉电模式使能信号到所述深度掉电模式电路或发送所述待机电压调节信号到所述待机电源电路。6.根据权利要求5所述的...

【专利技术属性】
技术研发人员：黄星月，安友伟，陈晓君，漆俊贤，付杰，那万臣，胡涛，陆兵，黄立翠，
申请(专利权)人：珠海博雅科技股份有限公司，
类型：发明
国别省市：