多级存储器系统功率管理装置和方法制造方法及图纸

本申请涉及多级存储器系统功率管理装置和方法。一种多级存储器体系结构方案，用于基于应用在如何使用远离处理器核心的存储器级别来针对平台中逐渐远离处理器的存储器级别动态地平衡若干个参数，例如功率、热能、成本、时延和性能。在一些示例中，对远端存储器的状态的决策作出是分散的。例如，处理器功率管理单元、近端存储器控制器和/或远端存储器主机控制器(FMHC)在其各自的级别上关于FM的功率和/或性能状态作出决策。这些决策被协调起来，以便针对给定的时间提供FM的最优功率和/或性能状态。存储器的功率和/或性能状态针对不断变化的工作负载和其他参数自适应地变化，即使当(一个或多个)处理器处于特定功率状态中时。当(一个或多个)处理器处于特定功率状态中时。当(一个或多个)处理器处于特定功率状态中时。

【技术实现步骤摘要】
多级存储器系统功率管理装置和方法


[0001]本申请涉及存储器的管理，更具体地，涉及多级存储器系统的功率管理。

技术介绍

[0002]当前的存储器体系结构(其中存储器的功率状态与处理器和/或片上系统(system
‑
on
‑
chip，SoC)功率状态紧密耦合)对于单级存储器来说效果良好。这里，单级存储器是指处于处理器缓存之上的层次的存储器。例如，SoC中作为处理器的主存储器的动态随机访问存储器(dynamic random
‑
access memory，DRAM)就是单级存储器。
[0003]随着存储器体系结构发展到将存储器从单级存储器(例如，DRAM)扩展到具有第二或更高层级存储器的密集得多的两级存储器(two
‑
level memory，2LM)，平台可能无法承担将扩展存储器的功率状态与处理器活动状态紧密耦合。更高时延的存储设备的示例是硬盘驱动器(hard disk drive，HDD)，非易失性片外存储器(例如加州英特尔公司的3Dxpoint
TM
)，等等。平台可能无法承担2LM的功率状态与处理器活动状态紧密耦合的一个原因是，连接接口和2LM的附加功率明显更高并且冷却2LM的热解决方案很昂贵。另外，2LM可能不会被任意置于低功率状态中，因为与(当处理器或IO设备必须访问2LM时)退出低功率状态相关联的时延、性能和能量惩罚。

技术实现思路

[0004]在一示例中，本申请公开了一种用于多个存储器的功率管理的装置，该装置包括：多个处理核心；第一存储器控制器，经由第一链路耦合到一个或多个第一存储器模块；第二存储器控制器，经由第二链路耦合到一个或多个第二存储器模块；以及功率管理单元，耦合到所述多个处理核心、所述第一存储器控制器、以及所述第二存储器控制器，其中所述功率管理单元针对所述装置确定功率和/或性能策略以及边界条件，并且经由所述第一存储器控制器和/或所述第二存储器控制器传达针对所述第一链路和/或第二链路的功率状态。
附图说明
[0005]通过以下给出的详细描述并且通过本公开的各种实施例的附图将更充分理解本公开的实施例，然而详细描述和附图不应当被理解为将本公开限制到特定实施例，而只是用于说明和理解的。
[0006]图1根据一些实施例图示了存储器管理子系统。
[0007]图2图示了协调功率管理系统。
[0008]图3根据一些实施例图示了解耦功率管理系统。
[0009]图4根据一些实施例图示了用于电池寿命时长(HOBL)和/或具有服务质量(QoS)要求的工作负载的解耦功率管理系统的流程图。
[0010]图5根据一些实施例图示了具有解耦功率管理系统来优化功率、热能和时延的智能设备或者计算机系统或者SoC(片上系统)。
具体实施方式
[0011]一些实施例描述了一种多级存储器体系结构方案，用于基于应用在如何使用远离处理器核心的存储器级别，来针对平台中逐渐远离处理器的存储器级别动态地平衡若干个参数，例如功率、热能、成本、时延、以及性能。存储器级别包括从最近的存储器级别延伸到最远的存储器级别的一系列级别。最近的存储器级别是缓存，然后是第2级缓存、主存储器，等等依此类推。这里，最远的存储器级别一般被称为远端存储器(Far Memory，FM)。各种实施例提供了一种方案，它包括硬件和软件的组合，用于根据对所述若干个参数的分析来管理FM的功率状态水平。一些实施例，提供了一种系统解决方案，以通过系统级硬件和软件解决方案的组合来管理FM子系统的功率、性能和时延状态，这些系统级硬件和软件解决方案创建了一种闭环体系结构，其中，基于当前工作负载需求、访问概况(profile)、系统和/或设备热状态来动态地调整决策。
[0012]在一些实施例中，针对FM的状态的决策作出是分散的。例如，处理器功率管理单元(p单元)、近端存储器控制器(near memory controller，NMC)和/或远端存储器主机控制器(far memory host controller，FMHC)在其各自的级别上关于FM的功率和/或性能状态作出决策。这些决策被协调起来，以便针对给定时间提供FM的最优功率和/或性能状态。例如，每个个体组件(例如，p单元、NMC、FMHC)基于其在管线中的级别上可用的信息作出其决策，并且协调在管线中低于它的组件的决策。在管线中，p单元处于最低级别，而在操作系统(Operating system，OS)上运行的软件则处于管线的最高级别。因此，在这个解决方案中，软件也被视为“组件”之一，因为它可以直接接收来自应用和用户的信息，并且因此，可提供更高级别的协调。管线中的其他级别包括NMC、FCHC、固件、以及OS。
[0013]在一些实施例中，提供了一种装置，它包括多个处理核心。处理器核心可以是对称的或不对称的。该装置还包括第一存储器控制器(例如，近端存储器控制器)，其经由第一链路(例如，双数据速率(Double Data Rate，DDR)或低功率(DDR))耦合到一个或多个第一存储器模块。在一些实施例中，该装置包括第二存储器控制器(例如，远端存储器控制器)，其经由第二链路(例如，快速外围组件接口(peripheral component interface express，PCIe)链路)耦合到一个或多个第二存储器模块(例如，第2级存储器)。在一些实施例中，该装置包括耦合到多个处理核心、第一存储器控制器和第二存储器控制器的p单元。在一些实施例中，p单元为该装置确定功率和/或性能策略(例如，功率和/或性能策略包括电池寿命时长和服务质量)和边界条件(例如，功率包络、热极限、以及最大供应电流)，并且经由第一存储器控制器和/或第二存储器控制器传达第一和/或第二链路的功率状态。在一些实施例中，第二存储器模块具有比第一存储器模块的退出时延更慢的退出时延。在各种实施例中，第一和/或第二链路的功率状态与多个处理核心的功率状态解耦。
[0014]在一些实施例中，第二存储器控制器经由第二链路并且基于馈送到存储器设备(例如，远端存储器设备本地控制器)的工作负载的动态概况来管理一个或多个第二存储器模块的功率，其中该存储器设备耦合到第二存储器模块和第二存储器控制器。在一些实施例中，存储器设备优先于第二存储器控制器和/或功率管理单元来决定第二链路的功率状态。在一些实施例中，第二存储器控制器包括定时器，以确定从第二链路的功率状态的退出时延，其中该退出时延被第二存储器控制器考虑以确定第二链路的功率状态。在一些实施例中，p单元接收操作系统的存储器访问模式提示，并且将存储器访问模式提示提供给第二
存储器控制器，其中第二存储器控制器考虑存储器访问模式提示以确定第二链路的功率状态。
[0015]各种实施例有许多技术效果。例如，功率和/或性能管理技术使得新一代的处理器产品成为可能，其中产品被针对利用FM(例如，持续性存储器体系结构)的新工作负载进行了功率、性能和/或热能的优化。FM的示例包括加州本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于多个存储器的功率管理的装置，该装置包括：多个处理核心；第一存储器控制器，经由第一链路耦合到一个或多个第一存储器模块；第二存储器控制器，经由第二链路耦合到一个或多个第二存储器模块；以及功率管理单元，耦合到所述多个处理核心、所述第一存储器控制器、以及所述第二存储器控制器，其中所述功率管理单元针对所述装置确定功率和/或性能策略以及边界条件，并且经由所述第一存储器控制器和/或所述第二存储器控制器传达针对所述第一链路和/或第二链路的功率状态。2.如权利要求1所述的装置，其中所述第二存储器控制器基于工作负载的动态概况来经由所述第二链路管理所述一个或多个第二存储器模块的功率，该工作负载被馈送到存储器设备，其中所述存储器设备耦合到所述第二存储器模块和所述第二存储器控制器。3.如权利要求2所述的装置，其中所述存储器设备优先于所述第二存储器控制器和/或所述功率管理单元来决定所述第二链路的功率状态。4.如权利要求1所述的装置，其中所述第二存储器控制器包括定时器，用于确定从所述第二链路的功率状态退出的退出时延，其中所述退出时延被所述第二存储器控制器考虑来确定所述第二链路的功率状态。5.如权利要求1所述的装置，其中所述功率管理单元接收针对操作系统的存储器访问模式提示，并且将所述存储器访问模式提示提供给所述第二存储器控制器，其中所述第二存储器控制器考虑所述存储器访问模式提示来确定所述第二链路的功率状态。6.如权利要求1所述的装置，其中所述功率和/或性能策略包括：电池寿命时长，以及服务质量。7.如权利要求1所述的装置，其中所述边界条件包括：功率包络，热极限，以及最大供应电流。8.如权利要求1所述的装置，其中所述第一链路是双数据速率链路，并且其中所述第一存储器模块包括动态随机访问存储器。9.如权利要求1所述的装置，其中所述第二链路是快速外围组件接口链路，其中相比于所述第一存储器模块的退出时延，所述第二存储器模块具有更慢的退出时延。10.如权利要求1至9中任一项所述的装置，其中所述第一链路和/或第二链路的功率状态与所述多个处理核心的功率状态解耦。11.一种机器可读存储介质，具有机器可读指令，所述指令当被执行时，使得一个或多个机器执行一种用于存储器设备的管理的方法，该方法包括：针对处理器系统确定功率和/或性能策略和边界条件；经由存储器控制器传达链路的第一功率状态；动态地剖析馈送给...

【专利技术属性】
技术研发人员：郭佳虹，阿诺普，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：