半导体封装体用底部填充膜及利用其的半导体封装体的制造方法技术

本发明专利技术涉及半导体封装体用底部填充膜及利用其的半导体封装体的制造方法，涉及通过包含熔体粘度和起始温度(Onset Temp.)被调节至预定范围的粘接层而封装工序简化从而能够提高生产效率、且能够提高封装体的连接可靠性的半导体封装体用底部填充膜及利用其的半导体封装体的制造方法。所述半导体封装体用底部填充膜包含：基材；以及配置在所述基材的一面、150至160℃时的熔体粘度为300至1000Pa.s、且差示扫描量热分析仪DSC上起始温度为145

【技术实现步骤摘要】
半导体封装体用底部填充膜及利用其的半导体封装体的制造方法


[0001]本专利技术涉及半导体封装体用底部填充膜及利用其的半导体封装体的制造方法，具体而言，涉及利用芯片布局方式而能够将半导体芯片移送和贴合工序简化以及提高生产效率、且能够提高封装体的可靠性的半导体封装体用底部填充膜及利用其的半导体封装体的制造方法。

技术介绍

[0002]近年来，随着电子设备的小型化、高密度化，能够以最小的面积贴装半导体元件的倒装芯片(flip
‑
chip)封装体制造方法受到关注。
[0003]在制造倒装芯片封装体时，在半导体芯片与封装体基板之间的空间配置底部填充(underfill)。底部填充不仅会保护封装体结构免受机械冲击和接合部的腐蚀之类的外部影响，还会通过使芯片与基板间的热膨胀系数差异所导致的应力最小化而起到提高封装体制品的可靠性的作用。
[0004]这样的底部填充通过如下方式形成：在实施焊料回流(solder reflow)工序后，利用针头之类的设备在半导体芯片与封装体基板之间的空间填充液态底部填充树脂，然后进行固化。但是，液态底部填充树脂的填充工序应当在半导体芯片与封装体基板之间的空白空间的整体区域均匀地提供底部填充树脂。因此，不仅要确保用于使针头沿半导体芯片的侧面以一定的轨迹移动的针头移动空间，还要确保用于配置针头的富裕空间。因此，发生空间消耗，这在将使用倒装芯片的制品小型化方面成为阻碍因素。此外，液态底部填充树脂的填充工序由于印刷电路基板的电路图案和贴合焊盘以及半导体芯片的焊料，使液态底部填充树脂的扩散速度产生差异，因此会在底部填充发生气隙或孔隙。这样的气隙或孔隙不仅使底部填充功能降低，还成为水分长期渗透而使封装体的可靠性降低的原因。
[0005]另一方面，近年来，对于应对半导体元件的小型化趋势的晶圆级封装体(Wafer Level Package)技术的关注度日益提高。晶圆级封装体技术与将从晶圆切下的半导体芯片一个一个进行封装的以往方式不同，是在芯片还未分离的晶圆上连组装也会完成的半导体封装体技术。如果应用这种半导体封装体技术，那么会缩短配线连接、塑料封装之类的半导体组装过程，因此能够通过工序简化来实现成本削减。
[0006]目前，半导体封装分别单独进行半导体芯片的移送工序、移送后的半导体芯片与封装体基板的贴合工序以及高温下的回流(reflow)工序，因此在没有物性降低的情况下将封装工序简化而提高生产效率方面存在局限。为此，急切需要开发能够应用晶圆级封装体技术而将半导体封装工序简化、且能够改善封装体的可靠性的贴合用新型材料以及利用其的半导体封装体制造工序。

技术实现思路

[0007]所要解决的课题
[0008]本专利技术人认识到，利用单独拾取半导体芯片而使其向贴合设备的支架水平移送且在预定位置对准的芯片布局(chip placement)方式后实施回流工序的情况下，能够将半导体封装工序自动化，相比现有技术能够减少材料损失和停机时间且使封装工序简化而有效提高生产效率。
[0009]为此，本专利技术的技术课题在于，提供一种半导体封装体用底部填充(underfill)膜，其适合于半导体封装时可将移送和贴合工序简化的芯片布局方式，而且能够提高连接可靠性。
[0010]此外，本专利技术的另一技术课题在于，提供一种制造半导体封装体的方法，其利用上述底部填充膜而简化贴合工序以及提高生产效率，同时连接可靠性优异。
[0011]本专利技术的其他目的和优点可以通过以下专利技术的具体实施方式和权利要求范围来进一步明确地说明。
[0012]解决课题的方法
[0013]为了实现上述技术课题，本专利技术提供一种半导体封装体用底部填充膜，其包含基材；以及配置在上述基材的一面、150至160℃时的熔体粘度为300至1000Pa.s、且差示扫描量热分析仪(DSC)上起始温度(Onset Temperature)为145
±
5℃的粘接层。
[0014]根据本专利技术的一实施例，上述底部填充膜可以用于芯片布局方式(Chip Placement)，该芯片布局方式为：拾取附着有上述粘接层的半导体芯片而附着于被贴合台支撑的封装体基板上。
[0015]根据本专利技术的一实施例，上述粘接层的起始温度可以与预设定的贴合台的预热温度(Ts)实质相同。这里，所谓的“实质相同”是指，粘接层的起始温度与预设定的贴合台的预热温度(Ts)之差为0℃以上5℃以下。
[0016]根据本专利技术的一实施例，上述粘接层的厚度可以为上述半导体芯片与上述封装体基板间的间隔的80至120％范围。
[0017]根据本专利技术的一实施例，上述粘接层的差示扫描量热分析仪(DSC)上峰值顶点温度为165
±
5℃，上述起始温度与上述峰值顶点温度之差可以为25
±
5℃。
[0018]根据本专利技术的一实施例，上述粘接层可以为粘接树脂组合物的固化物或半固化物，上述粘接树脂组合物包含(a)含有液态环氧树脂、苯氧树脂和多官能性环氧树脂的环氧树脂；(b)酸酐系固化剂；(c)含氮(N)杂环化合物；以及(d)填料。
[0019]根据本专利技术的一实施例，上述多官能性环氧树脂、苯氧树脂和液态环氧树脂的混合比率可以为4:3～4:2～3重量比率。
[0020]根据本专利技术的一实施例，以上述环氧树脂1当量基准，上述酸酐固化剂的含量可以为0.3至1.0酸酐当量范围。
[0021]根据本专利技术的一实施例，以上述酸酐固化剂1当量基准，上述含氮杂环化合物的含量可以为0.005当量以上且小于0.02当量。
[0022]此外，本专利技术提供半导体封装体的制造方法，其包括：(i)在具备凸点的半导体芯片的凸点上附着上述底部填充膜的粘接层的步骤；(ii)拾取附着有上述粘接层的半导体芯片的凸点而使其在支撑于贴合台上的封装体基板的贴合焊盘上对准的步骤；(iii)将对准后的半导体芯片和封装体基板投入至加压室烘箱中的步骤；(iv)使上述半导体芯片的凸点熔融而使半导体芯片与封装体基板连接的步骤；以及(v)使配置在上述连接后的半导体芯
片与封装体基板之间的粘接层固化的步骤。
[0023]根据本专利技术的一实施例，上述步骤(ii)中的拾取以及对准通过芯片布局方式来实施。
[0024]根据本专利技术的一实施例，上述步骤(ii)的贴合台可以被预热至与上述底部填充膜所具备的粘接层的起始温度实质相同的设定温度(Ts)。
[0025]根据本专利技术的一实施例，上述步骤(ii)中的凸点与贴合焊盘间的对准可以通过在130～150℃的贴合台温度、常温(RT)的贴片机头、10～200N、1～5秒的条件下进行压接来实施。
[0026]根据本专利技术的一实施例，上述步骤(iv)中在凸点的熔融步骤后，上述粘接层内空隙面积比可以为1.0％以下。
[0027]根据本专利技术的一实施例，上述步骤(v)中的粘接层的固化温度可以为160至250℃范围。
[0028]专利技术效果
[0029]根据本专利技术的一实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装体用底部填充膜，其包含：基材；以及配置在所述基材的一面、150至160℃时的熔体粘度为300至1000Pa.s、且差示扫描量热分析仪DSC上起始温度为145
±
5℃的粘接层。2.根据权利要求1所述的半导体封装体用底部填充膜，所述底部填充膜用于芯片布局方式，所述芯片布局方式为：拾取附着有所述粘接层的半导体芯片而附着于被贴合台支撑的封装体基板上。3.根据权利要求2所述的半导体封装体用底部填充膜，所述粘接层的起始温度与预设定的贴合台的预热温度Ts实质相同。4.根据权利要求2所述的半导体封装体用底部填充膜，所述粘接层的厚度为所述半导体芯片与所述封装体基板间的间隔的80至120％范围。5.根据权利要求1所述的半导体封装体用底部填充膜，所述粘接层的差示扫描量热分析仪DSC上峰值顶点温度为165
±
5℃，所述起始温度与所述峰值顶点温度之差为25
±
5℃。6.根据权利要求1所述的半导体封装体用底部填充膜，所述粘接层为粘接树脂组合物的固化物或半固化物，所述粘接树脂组合物包含：(a)含有液态环氧树脂、苯氧树脂和多官能性环氧树脂的环氧树脂；(b)酸酐系固化剂；(c)含氮(N)杂环化合物；以及(d)填料。7.根据权利要求6所述的半导体封装体用底部填充膜，所述多官能性环氧树脂、苯氧树脂和液态环氧树脂的混合比率为4:3～4:2～3重量比率。8.根据权利要求6所述的半导体封装体用底部填充膜，以所述环氧树脂1当量基准，所述酸酐固化剂的含量为0.3至1...

【专利技术属性】
技术研发人员：崔泰镇，李充九，朴守仁，李正进，
申请(专利权)人：株式会社斗山，
类型：发明
国别省市：