一种基于FPGA的频域卷积代替时域互相关的加速方法技术

本发明专利技术实现了一种基于FPGA的频域卷积代替时域互相关的加速方法，属于信号处理技术领域。本发明专利技术对两组点数相同的数组分别进行FFT运算步骤，根据需求进行频域取窗，IFFT运算步骤，为了在硬件上计算正确进行时域序列补零，FFT运算步骤，两组频域上的数组进行共轭相乘，IFFT运算步骤，最后寻找实部最大值。本发明专利技术能够大大减少乘法运算次数，加快运算时间并减少资源的使用量，真正做到低延时、高效率。而且在多点数的情况下，相对于时域互相关更能体现出其算法优越性。其算法优越性。其算法优越性。

【技术实现步骤摘要】
一种基于FPGA的频域卷积代替时域互相关的加速方法


[0001]本专利技术涉及数字信号处理领域，具体涉及一种基于FPGA的频域卷积代替时域互相关的加速算法。

技术介绍

[0002]互相关算法在下位机中很容易实现，但随着点数增多，计算效率大大降低。虽然在频域上做共轭卷积可以代替时域上的互相关计算，在点数较多时也能提高计算速度，但在涉及到频域取窗等问题时需要多次使用FFT与IFFT。在下位机上实现时，每一次FFT与IFFT都伴随着一定精度的损失，累加后可能会影响最终的结果。
[0003]现有技术中，CN108089839A公开了一种基于FPGA实现互相关运算的方法，其有以下两个主要特征：1、利用FPGA硬件资源丰富，易于实现并行计算的特点，采用硬件电路实现两路信号的互相关运算；2、该方法比传统的从FPGA的RAM地址取出单一数据进行乘累加运算具有更高的速度和效率，可以充分利用FPGA并行运算的特点，降低运算时间。但上述方法需要大量的乘法运算，占用大量的乘法器资源，会造成系统较大的时延，效率较为低下。为此，急需一种能够节约乘法器资源并能优化时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的频域卷积代替时域互相关的加速方法，其特征在于，包括以下步骤：(1).FFT运算步骤：在FPGA器件内利用FFT算法分别将待互相关的两组信号数组从时域转换到频域，并保存；(2).频域取窗步骤：根据实际需求对频域进行取窗，完成滤波的过程；(3).IFFT运算步骤：利用IFFT算法将取窗后的频域数组转换到时域；(4).时域序列补零步骤：在第一组时域数据前加上等数量的0，在第二组时域数据后加上等数量的0，以此来保证在硬件上实现时计算的正确性；(5).FFT运算步骤：利用FFT算法将两组补零后的数组从时域转换到频域；(6).共轭相乘步骤：对转换到...

【专利技术属性】
技术研发人员：吕思杰，张利萍，韩东良，
申请(专利权)人：青岛弘大智能电子科技有限公司，
类型：发明
国别省市：