一种延时电路及芯片制造技术

本申请涉及一种延时电路及芯片，其中延时电路中：电容的第一极板与放电电路以及复位电路连接；在复位电路断开时，通过放电电路对第一极板进行放电；电容的第二极板与充电电路的正极连接；在放电电路对第一极板进行放电，第一极板电容的电压低于阈值时，通过充电电路对电容进行充电，并使第二极板为正极；电容的第二极板还连接有施密特触发器的输入端；在第二极板的电压大于施密特触发器的翻转阈值时，施密特触发器的输出端输出高电平信号；施密特触发器的输出端与反相器输入端连接；反相器根据高电平信号输出延时输出信号。通过本延时电路，在对电容进行充电之前，还增加了一段放电的进程，进而可以通过放电的进程有效增大时延。延。延。

【技术实现步骤摘要】
一种延时电路及芯片


[0001]本申请涉及电子
，尤其涉及一种延时电路及芯片。

技术介绍

[0002]随着人们节能意识的日益强烈，芯片的长待机时间(低功耗)要求亦日益严苛。而长延时电路的设计愈发重要。
[0003]相关技术中存在利用三极管NPN的放大特性：Ie＝(β+1)Ib，来将电容上的充放电电流缩小为三极管NPN偏置电流Ie的1/(β+1)倍，从而得到长延时的方案。
[0004]但是类似上述结构存在应用条件的限制，常规CMOS工艺中，NPN管需要额外的光罩，其成本较高。且NPN管的放大系数β一般只能做到十几到二十几，真正实现长延时，还需使偏置电流Ie尽可能取小，电容容值尽可能取大。
[0005]而在模拟电路中，偏置电流一旦低于100nA，其可靠性将大幅度下降；同时，在片上设计电容时，容值在百pF级已经是能接受的边界。并且，在延时电路芯片中，电容是影响芯片大小的主要因素，因此电容越大，芯片也就越大，芯片的成本也越高。
[0006]针对相关技术中存在的诸多技术问题，目前尚未提供有效的解决方案。
专利本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种延时电路，其特征在于，包括：复位电路、放电电路、充电电路、电容、施密特触发器以及反相器；所述电容的第一极板与所述放电电路以及所述复位电路连接；在所述复位电路断开时，通过所述放电电路对所述第一极板进行放电；所述电容的第二极板与所述充电电路的正极连接；在所述放电电路对所述第一极板进行放电，所述第一极板的电压低于阈值时，通过所述充电电路对所述电容进行充电，并使所述第二极板为正极；所述电容的第二极板还连接有所述施密特触发器的输入端；在所述第二极板的电压大于或等于所述施密特触发器的翻转阈值时，所述施密特触发器的输出端输出高电平信号；所述施密特触发器的输出端与所述反相器输入端连接；所述反相器根据所述高电平信号输出延时输出信号。2.根据权利要求1所述的延时电路，其特征在于，所述复位电路包括：第一开关管和第二开关管；所述第一开关管的第一源端与电压源连接，所述第一开关管的第一漏端与所述电容的第一极板以及所述第二开关管的控制端连接；在所述第一源端与所述第一漏端根据第一使能信号导通时，通过所述电压源向所述电容的第一极板以及所述第二开关管的控制端提供电压，所述第二开关管的第二漏端以及第二源端根据所述电压导通；所述第二开关管的第二漏端与所述电容的第二极板连接，所述第二开关管的第二源端接地；在所述第二漏端与所述第二源端导通时，将所述电容的第二极板接地，所述电容根据所述电压源的电压复位。3.根据权利要求1所述的延时电路，其特征在于，所述放电电路包括：放电电流源；所述电容的第一极板与所述放电电流源的电流输入端相互连接；在电压源停止向所述电容的第一极板提供电压时，所述第一极板通过所述放电电流源进行放电。4.根据权利要求3所述的延时电路，其特征在于，所述放电电路还包括：第一开关管；所述第一开关管的第一源端与所述电压源连接，所述第一开关管的第一漏端、所述电容的第一极板以及所述放电电流源的...

【专利技术属性】
技术研发人员：冯玉明，张亮，谢育桦，荣家敬，易冬柏，马颖江，
申请(专利权)人：珠海零边界集成电路有限公司，
类型：发明
国别省市：