本文公开的实施例包括具有法拉第旋转器以提高效率的光学系统。在实施例中，一种光子封装包括内插器以及内插器上方的贴片。在实施例中，贴片悬置于内插器的边缘上方。在实施例中，该光子封装还包括贴片上的光子管芯以及穿过贴片厚度的法拉第旋转器。在实施例中，法拉第旋转器在光子管芯下方。第旋转器在光子管芯下方。第旋转器在光子管芯下方。
【技术实现步骤摘要】
贴片架构中作为贯穿过孔配置的法拉第旋转器互连
[0001]本公开内容的实施例涉及电子封装，更具体而言涉及在光缆和光子管芯之间具有法拉第旋转器的光子封装。
技术介绍
[0002]微电子工业已经开始使用光学连接作为提高带宽和性能的一种方式。典型地，光纤耦合到光子管芯。当前的耦合架构包括接口之间的直接耦合。这种直接耦合不会从根本上改善信噪比。实际上，这些直接光耦合架构可能导致接口处的反射光。反射光产生光学干涉。光学干涉降低了信噪比并且甚至可能导致向接收机传播不精确的信号。
附图说明
[0003]图1是示出根据实施例的法拉第旋转器如何工作的示意图。
[0004]图2是根据实施例的在内插器上封装(PoINT)架构中包括法拉第旋转器的光子封装的截面图。
[0005]图3A是根据实施例的具有通孔的贴片的截面图。
[0006]图3B是根据实施例的将法拉第旋转器插入通孔中之后的贴片的截面图。
[0007]图3C是根据实施例的在使电介质膨胀以将法拉第旋转器机械耦合到贴片的热处理之后的贴片的截面图。
[0008]图3D是根据实施例的在附接光子管芯和计算管芯之后的贴片的截面图。
[0009]图4是根据实施例的在PoINT架构中包括集成法拉第旋转器的光子封装的截面图。
[0010]图5A是根据实施例的具有通孔的贴片的截面图。
[0011]图5B是根据实施例的将磁性材料设置于通孔中之后的贴片的截面图。
[0012]图5C是根据实施例的通过磁性材料形成通孔以形成磁性壳体之后的贴片的截面图。
[0013]图5D是根据实施例的在提供光学透明(optically clear)插塞材料以填充磁性壳体之后的贴片的截面图。
[0014]图5E是根据实施例的在附接计算管芯和光子管芯之后的贴片的截面图。
[0015]图6A是根据实施例的包括具有永磁体壳体的法拉第旋转器的光子封装的截面图。
[0016]图6B是根据实施例的包括具有电磁线圈的法拉第旋转器的光子封装的截面图。
[0017]图7A是根据实施例的嵌入封装衬底中的光子管芯的截面图，所述封装衬底具有穿过封装衬底的开口以暴露光子管芯的表面。
[0018]图7B是根据实施例的在暴露表面上方形成透镜之后的光子管芯的截面图。
[0019]图7C是根据实施例的将法拉第旋转器附接至透镜上方的封装衬底之后的光子管芯的截面图。
[0020]图7D是根据实施例的在法拉第旋转器上方和周围附接连接器之后的光子管芯的截面图。
[0021]图8是根据实施例构建的计算装置的示意图。
具体实施方式
[0022]本文描述的是根据各实施例在光缆和光子管芯之间具有法拉第旋转器的光子封装。在下文的描述当中，将使用本领域技术人员常用的术语描述例示性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员而言，显然可以只借助于所描述的方面中的一些实践本专利技术。出于解释的目的，阐述了具体的数字、材料和构造，从而提供对例示性实施方式的透彻理解。然而，对本领域技术人员将显而易见的是，可以在无需这些具体细节的情况下实践本专利技术。在其他实例中，省略或简化了公知的特征，以免使说明性实施方式难以理解。
[0023]将以最有助于理解本专利技术的方式将各种操作依次描述为多个分立的操作，然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作不需要以所呈现的顺序来执行。
[0024]如上所述，光缆和光子管芯之间的直接光学耦合会导致低信噪比。例如，接口处的反射将尤其是问题并且导致不好的信号质量。因此，本文公开的实施例包括将法拉第旋转器集成到光子封装架构中。图1中示出了法拉第旋转器160的功能的示例性示意图。
[0025]如图1所示，法拉第旋转器160包括第一偏振器165、磁性区域166以及位于磁性区域166的与第一偏振器165相对侧上的第二偏振器167。入射光161可能具有随机偏振。在通过第一偏振器165之后，光162可能被垂直偏振。在实施例中，光162传播通过磁性区域166，其中磁场导致偏振偏移，如光163中所示。例如，在一些实施例中可以提供45
°
的偏振偏移。光163然后通过第二偏振器167，第二偏振器167将光约束到仅由磁性区域166诱发的选定偏振偏移，如光164所示。在沿相反方向通过的光(即，光168、169和170)中，成角度的偏振光168和169往回通过磁性区域166。磁性区域166再次使偏振偏移。例如，在使用45
°
偏振时，光169的偏振被进一步偏移，使得光170是90
°
偏振。应当认识到，这样的法拉第架构可能导致过滤掉来自光路的反射。因此，提高了信噪比，并且改善了光学互连的性能。
[0026]现在参考图2，示出了根据实施例的电子系统200的截面图。在实施例中，电子系统200包括内插器上贴片(PoINT)架构。PoINT架构可以包括板201。板201可以是印刷电路板(PCB)等。在实施例中，内插器202通过互连203附接到板201。互连203被示为焊球，但应当认识到，可以使用任何互连架构，例如插座等。
[0027]在实施例中，内插器202可以包括导电布线(未示出)。内插器202之内的导电布线可以允许内插器202的顶表面和底表面之间的导电耦合。例如，导电布线可以包括焊盘、迹线、过孔等。
[0028]在实施例中，贴片205被附接到内插器202。例如，贴片205可以通过诸如焊球等的互连204耦合到内插器202。在实施例中，贴片205包括芯212以及芯212上方和下方的导电布线层213。穿芯过孔211可以将顶部布线层213导电耦合到底部布线层213。然而，应当认识到，在一些实施例中，也可以使用无芯贴片205。
[0029]在实施例中，贴片205可以包括计算管芯220和光子管芯225。计算管芯220可以是任何类型的管芯，例如，但不限于处理器、图形处理器、现场可编程门阵列(FPGA)、片上系统(SoC)、存储器等。在实施例中，光子管芯225包括用于在光学状态(regime)与电学状态之间
转换信号的特征。例如，光子管芯225可以包括激光器和/或光电二极管。在实施例中，计算管芯220通过嵌入贴片205的顶部布线层213中的桥接器227而通信地耦合到光子管芯225。桥接器227提供尺度稳定的衬底，在该衬底上可以提供高密度的导电布线。
[0030]在实施例中，贴片205被布置成使其悬置于内插器202的边缘上方。例如，图2中的贴片205悬置于内插器202的左边缘上方。悬置于内插器202上方允许暴露出贴片205的底表面。具体而言，下方板201和贴片205的底表面之间的空间足够大，以提供从下方到光子管芯225的光学连接。在特定实施例中，光缆234被连接到连接器233。连接器233与穿过贴片205厚度的法拉第旋转器230接口连接。在实施例中，法拉第旋转器230定位于光子管芯22本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种光子封装，包括：内插器；所述内插器上方的贴片，其中，所述贴片悬置于所述内插器的边缘上方；所述贴片上的光子管芯；以及穿过所述贴片的厚度的法拉第旋转器，其中，所述法拉第旋转器在所述光子管芯下方。2.根据权利要求1所述的光子封装，其中，所述法拉第旋转器包括：管状物；所述管状物中的第一偏振器；所述管状物中的第二偏振器；以及所述第一偏振器和所述第二偏振器之间的磁性区域。3.根据权利要求2所述的光子封装，其中，所述法拉第旋转器还包括：所述管状物中的第一透镜；以及所述管状物中的第二透镜，其中，所述第一偏振器和所述第二偏振器在所述第一透镜和所述第二透镜之间。4.根据权利要求2所述的光子封装，还包括：所述管状物的端部上方的连接器；以及耦合到所述连接器的光缆。5.根据权利要求4所述的光子封装，其中，所述连接器在所述贴片的与所述光子管芯相对的表面上。6.根据权利要求2、3、4或5所述的光子封装，还包括：所述管状物周围的电介质壳体，其中，所述电介质壳体将所述管状物机械耦合到所述贴片。7.根据权利要求1、2、3、4或5所述的光子封装，还包括：穿过所述贴片的开口，其中，所述法拉第旋转器设置在所述开口中。8.根据权利要求7所述的光子封装，其中，所述法拉第旋转器包括：所述开口中的磁性壳体；以及所述磁性壳体内的光学透明插塞。9.根据权利要求8所述的光子封装，还包括：所述贴片的与所述光子管芯相对的表面上的所述光学透明插塞上方的透镜。10.根据权利要求9所述的光子封装，还包括：连接到所述透镜的光缆。11.根据权利要求1、2、3、4或5所述的光子封装，还包括：所述贴片上方的计算管芯。12.根据权利要求11所述的光子封装，其中，...
【专利技术属性】
技术研发人员：B，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。