中介层和包括中介层的半导体封装制造技术

可以提供一种半导体封装，包括：第一封装基板；位于第一封装基板上的第一半导体芯片；位于第一封装基板上且与第一半导体芯片横向间隔开的第一导电连接器；位于第一半导体芯片上且通过第一导电连接器电连接至第一封装基板的中介层基板，该中介层基板包括与第一半导体芯片重叠的第一部分和位于第一部分中的多个上导电焊盘；位于中介层基板的第一部分的下表面上且定位成在平面图中不与多个上导电焊盘重叠的多个间隔物；以及位于中介层基板和第一封装基板之间的绝缘填充物。一封装基板之间的绝缘填充物。一封装基板之间的绝缘填充物。

【技术实现步骤摘要】
中介层和包括中介层的半导体封装
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2020年12月15日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0175839的优先权，该申请的公开通过全文引用合并于此。


[0003]本公开涉及中介层和/或包括中介层的半导体封装。

技术介绍

[0004]随着电子工业的飞速发展，并且为了满足用户的需求，电子设备越来越小型化、多功能化且具有大容量，因此需要包括多个半导体芯片的半导体封装。因此，已经开发了使用中介层来连接高度集成的半导体芯片的半导体封装，其中半导体芯片的用于输入/输出(I/O)的连接端子的数量增加。

技术实现思路

[0005]本专利技术构思的一些示例实施例提供了中介层和/或包括中介层的半导体封装。
[0006]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：第一封装基板；位于第一封装基板上的第一半导体芯片；位于第一封装基板上且与第一半导体芯片横向间隔开的第一导电连接器；位于第一半导体芯片上并通过第一导电连接器电连接至第一封装基板的中介层基板，该中介层基板包括与第一半导体芯片重叠的第一部分和位于第一部分中的多个上导电焊盘；位于中介层基板的第一部分的面对第一半导体芯片的下表面上并定位成在平面图中不与多个上导电焊盘重叠的多个间隔物；位于中介层基板和第一封装基板之间并与第一导电连接器和第一半导体芯片接触的绝缘填充物；位于多个上导电焊盘上的多个第二导电连接器；位于多个第二导电连接器上的第二封装基板；以及位于第二封装基板上的第二半导体芯片。
[0007]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：封装基板；位于封装基板上的半导体芯片；位于封装基板上且与半导体芯片横向间隔开的第一导电连接器；位于半导体芯片上的中介层基板，该中介层基板包括在与封装基板的上表面垂直的第一方向上与半导体芯片重叠的第一部分和在第一部分附近并连接到第一导电连接器的第二部分以及位于第一部分的上表面处的多个上导电焊盘；以及位于中介层基板的第一部分的下表面与半导体芯片之间的多个间隔物，该多个间隔物被定位成在平面图中不与多个上导电焊盘重叠。
[0008]根据本专利技术构思的一些示例实施例，一种用于半导体封装的中介层可以包括：基底绝缘层；位于基底绝缘层的上表面上的多个上导电焊盘；覆盖基底绝缘层的上表面并包括暴露多个上导电焊盘的开口的上保护绝缘层；位于基底绝缘层的下表面上的多个下导电焊盘；覆盖基底绝缘层的下表面并包括暴露多个下导电焊盘的开口的下保护绝缘层；以及位于下保护绝缘层上且定位成在平面图中不与多个上导电焊盘重叠的多个间隔物。多个上
导电焊盘包括以矩形形状布置在基底绝缘层的上表面上的四个上导电焊盘，且多个间隔物中的至少一个在平面图中位于该四个上导电焊盘之间。
附图说明
[0009]根据以下结合附图的具体实施方式，将更清楚地理解本专利技术构思的示例实施例，在附图中：
[0010]图1是示出了根据本专利技术构思的一些示例实施例的半导体封装的截面图；
[0011]图2是示出了图1的中介层的截面图；
[0012]图3是示出了图1中由“III”所示区域的放大图；
[0013]图4是示出了根据本专利技术构思的一些示例实施例的中介层中的多个第一上导电焊盘的布置和多个间隔物的布置的布局图；
[0014]图5是示出了根据本专利技术构思的一些示例实施例的中介层中的多个第一上导电焊盘的布置和多个间隔物的布置的布局图；
[0015]图6是示出了根据本专利技术构思的一些示例实施例的半导体封装的一部分的截面图；
[0016]图7是示出了根据本专利技术构思的一些示例实施例的半导体封装的一部分的截面图；
[0017]图8是示出了根据本专利技术构思的一些示例实施例的半导体封装的截面图；以及
[0018]图9A至图9D是示出了根据本专利技术构思的一些示例实施例的制造半导体封装的方法的截面图。
具体实施方式
[0019]在下文中，将参考附图详细描述本专利技术构思的技术思想的一些示例实施例。对于附图中相同的组件使用相同的附图标记，并省略其重复描述。
[0020]尽管在示例实施例的描述中使用了术语“相同”、“相等”或“同一”，但是应当理解可以存在一些不精确性。因此，当一个元件被称为与另一个元件相同时，应当理解，元件或值在期望的制造或操作公差范围(例如，
±
10％)内与另一元件相同。
[0021]当在本说明书中与数值相结合地使用术语“约”或“基本上”时，相关联的数值旨在包括在所述数值附近的制造或操作公差(例如，
±
10％)。此外，当词语“大约”和“基本上”与几何形状结合使用时，意图是不要求几何形状的精度，但是该形状的宽容度在本公开的范围内。此外，无论数值或形状是否被修改为“大约”或“基本上”，应理解，这些值和形状应被解释为包括在所述数值或形状附近的制造或操作公差(例如，
±
10％)。
[0022]图1是示出了根据本专利技术构思的一些示例实施例的半导体封装1000的截面图。图2是示出了图1的中介层200的截面图。
[0023]参照图1和图2，半导体封装1000可以包括第一封装基板101、第一半导体芯片130、第一导电连接器160、绝缘填充物170和中介层200。
[0024]第一封装基板101可以是例如印刷电路板(PCB)。第一封装基板101可以包括基板基底111，该基板基底111包括选自酚醛树脂、环氧树脂和聚酰亚胺中的至少一种材料。此外，第一封装基板101可以包括设置在基板基底111的上表面上的第一上基板焊盘121和第
二上基板焊盘123、以及设置在基板基底111的下表面上的下基板焊盘125。内部布线图案127可以形成在基板基底111中，该内部布线图案127被配置为将第一上基板焊盘121和第二上基板焊盘123电连接到下基板焊盘125。内部布线图案127可以包括在第一封装基板101中沿水平方向(X方向或Y方向)延伸的线图案和在第一封装基板101中沿竖直方向(Z方向)延伸的通孔图案。
[0025]第一封装基板101可以包括位于基板基底111的上表面上的基板上保护层115和位于基板基底111的下表面上的基板下保护层113。基板上保护层115和基板下保护层113可以由例如阻焊剂形成。
[0026]例如，第一上基板焊盘121、第二上基板焊盘123和下基板焊盘125可以包括诸如铜(Cu)、铝(Al)、钨(W)、钛(Ti)、钽(Ta)、铟(In)、钼(Mo)、锰(Mn)、钴(Co)、锡(Sn)、镍(Ni)、镁(Mg)、铼(Re)、铍(Be)、镓(Ga)、钌(Ru)或其合金等金属。
[0027]第一上基板焊盘121可以是附接第一导电连接器160的焊盘，第二上基板焊盘123可以是附接诸如微凸块的芯片连接凸块141的焊盘。第一导电连接器160可以通过设置在基板上保护层115中的第一开口连接到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：第一封装基板；第一半导体芯片，位于所述第一封装基板上；第一导电连接器，位于所述第一封装基板上且与所述第一半导体芯片横向间隔开；中介层基板，位于所述第一半导体芯片上并通过所述第一导电连接器电连接至所述第一封装基板，所述中介层基板包括与所述第一半导体芯片重叠的第一部分和位于所述第一部分中的多个上导电焊盘；多个间隔物，位于所述中介层基板的所述第一部分的面对所述第一半导体芯片的下表面上，并且定位成在平面图中不与所述多个上导电焊盘重叠；绝缘填充物，位于所述中介层基板与所述第一封装基板之间，所述绝缘填充物与所述第一导电连接器和所述第一半导体芯片接触；多个第二导电连接器，位于所述多个上导电焊盘上；第二封装基板，位于所述多个第二导电连接器上；以及第二半导体芯片，位于所述第二封装基板上。2.根据权利要求1所述的半导体封装，其中，所述多个间隔物包括至少五个间隔物。3.根据权利要求2所述的半导体封装，其中，所述至少五个间隔物包括：位于所述中介层基板的所述第一部分的下表面的中心处的中心间隔物，以及相对于所述中介层基板的所述第一部分的下表面的中心对称定位的四个边缘间隔物。4.根据权利要求3所述的半导体封装，其中，所述中心间隔物的直径大于所述四个边缘间隔物的直径。5.根据权利要求1所述的半导体封装，其中：所述多个上导电焊盘包括以矩形形状布置的四个上导电焊盘，以及所述多个间隔物中的至少一个间隔物在平面图中位于所述四个上导电焊盘的中间。6.根据权利要求5所述的半导体封装，其中，所述多个间隔物中位于所述四个上导电焊盘的中间的所述至少一个间隔物的直径小于所述四个上导电焊盘中在对角线方向上彼此相邻的两个上导电焊盘之间的距离。7.根据权利要求1所述的半导体封装，其中，在所述中介层基板的所述第一部分的上表面上与所述多个间隔物重叠的区域包括凸面部分。8.根据权利要求1所述的半导体封装，其中，所述中介层基板的所述第一部分的下表面包括从其外围凹陷的凹面部分，所述凹面部分与所述多个间隔物之一接触。9.根据权利要求1所述的半导体封装，其中，所述中介层基板包括：基底绝缘层；上保护绝缘层，位于所述基底绝缘层的上表面上并覆盖所述多个上导电焊盘中的每一个的一部分；下导电焊盘，位于所述基底绝缘层的下表面上并连接至所述第一导电连接器；以及下保护绝缘层，位于所述基底绝缘层的下表面上并覆盖所述下导电焊盘的一部分。10.根据权利要求9所述的半导体封装，其中，所述多个间隔物位于所述下保护绝缘层上并且包括与所述下保护绝缘层的材料相同的材料。11.如权利要求10所述的半导体封装，其中，所述多个间隔物和所述下保护绝缘层包括
阻焊剂。12.根据权利要求9所述的半导体封装，其中，所述多个间隔物位于所述下保护绝缘层上并且包括与所述下保护绝缘...

【专利技术属性】
技术研发人员：任忠彬，金东旭，金贤基，沈钟辅，金知晃，朴性奎，李镕官，张炳旭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：