包括铁电层的半导体器件及其制造方法技术

本公开提供了一种包括铁电层的半导体器件及其制造方法。根据实施例的半导体器件包括：衬底；位线结构和源极线结构，分别在垂直于衬底表面的方向上延伸；半导体层，其设置在平行于衬底表面的平面上在位线结构与源极线结构之间；第一铁电层，其设置在半导体层的第一表面上；以及第一栅电极层，其设置在第一铁电层上。层上。层上。

【技术实现步骤摘要】
包括铁电层的半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年12月15日向韩国知识产权局提交的申请号为10
‑
2020
‑
0175878的韩国申请的优先权，其全部内容通过引用合并于此。


[0003]本公开总体上涉及一种半导体器件，并且更具体地，涉及一种包括铁电层的半导体器件及其制造方法。

技术介绍

[0004]通常，铁电材料是指在未施加外部电场的状态下具有自发电极化的材料。此外，在铁电材料中，当施加外部电场时，电极化可以表现出磁滞行为。因此，通过控制所施加的外部电场，可以在遵循磁滞行为的铁电材料中可逆地实现各种极化。该特征可以应用于以非易失性方式储存信号信息的半导体器件。

技术实现思路

[0005]根据本公开的实施例的一种半导体器件可以包括：衬底；位线结构和源极线结构，各自在垂直于所述衬底的表面的方向上延伸；半导体层，设置在与所述衬底的所述表面平行的平面上在所述位线结构与所述源极线结构之间；第一铁电层，设置在所述半导体层的第一表面上；以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；位线结构和源极线结构，各自在垂直于所述衬底的表面的方向上延伸；半导体层，其设置在与所述衬底的所述表面平行的平面上、在所述位线结构与所述源极线结构之间；第一铁电层，其设置在所述半导体层的第一表面上；和第一栅电极层，其设置在所述第一铁电层上。2.根据权利要求1所述的半导体器件，其中，所述半导体层被设置为接触所述位线结构和所述源极线结构的每个。3.根据权利要求1所述的半导体器件，其中，所述半导体层包括：与所述位线结构接触的源极区域；与所述源极线结构接触的漏极区域；和设置在所述源极区域与所述漏极区域之间的沟道区域。4.根据权利要求1所述的半导体器件，还包括：第二铁电层，其设置在所述半导体层的与所述第一表面相对的第二表面上；和第二栅电极层，其设置在所述第二铁电层上。5.根据权利要求4所述的半导体器件，其中，所述第一栅电极层和所述第二栅电极层通过导电通孔连接。6.根据权利要求4所述的半导体器件，其中，所述第一栅电极层和所述第二栅电极层彼此电隔离。7.根据权利要求1所述的半导体器件，还包括：位线绝缘层和源极线绝缘层，二者设置在所述第一栅电极层的侧壁上，其中，所述位线绝缘层使所述位线结构与所述第一栅电极层电绝缘，并且所述源极线绝缘层使所述源极线结构与所述第一栅电极层电绝缘。8.根据权利要求1所述的半导体器件，还包括：界面绝缘层，所述界面绝缘层设置在所述半导体层与所述第一铁电层之间。9.根据权利要求1所述的半导体器件，还包括：电浮置层，所述电浮置层设置在所述半导体层与所述第一铁电层之间，其中，所述电浮置层具有导电性。10.一种半导体器件，包括：衬底；位线结构和源极线结构，各自在垂直于所述衬底的表面的方向上延伸；和多个单位单元结构，其电连接到所述位线结构和所述源极线结构，其中，所述多个单位单元结构的每个包括：半导体层，其设置在与所述衬底的所述表面平行的平面上并与所述位线结构和所述源极线结构接触；第一铁电层，其设置在所述半导体层的第一表面上；和第一栅电极层，其设置在所述第一铁电层上并与所述位线结构和所述源极线结构间隔开，
其中，所述多个单位单元结构被设置为在垂直于所述衬底的所述表面的方向上彼此间隔开。11.根据权利要求10所述的半导体器件，其中，所述半导体层包括：与所述位线结构接触的源极区域；与所述源极线结构接触的漏极区域；和设置在所述源极区域与所述漏极区域之间的沟道区域。12.根据权利要求10所述的半导体器件，还包括：第二铁电层，其设置在所述半导体层的与所述第一表面相对的第二表面上；和第二栅电极层，其设置在所述第二铁电层上并与所述位线结构和所述源极线结构间隔开。13.根据权利要求10所述的半导体器件，还包括：界面绝缘层，所述界面绝缘层设置在所述半导体层与所述第一铁电层之间。14.根据权利要求10所述的半导体器件，还包括：电浮置层，所述电浮置层设置在所述半导体层与所述第一铁电层之间，其中，所述电浮置层具有导电性。15.一种制造半导体器件的方法，所述方法包括：提供包括基底绝缘层的衬底；在所述基底绝缘层上形成第一层叠结构，所述第一层叠结构包括：第一绝缘层和第二绝缘层，所述第一绝缘层和所述第二绝缘层被设置为在与所述衬底的表面垂直的方向上彼此间隔开；以及子结构，其设置在所述第一绝缘层与所述第二绝缘层之间，其中，所述子结构包括半导体层和至少一个牺牲层；在所述基底绝缘层上选择性地刻蚀所述第一层叠结构以形成第二层叠结构，所述第二层叠结构包括第一沟槽和第一凹陷空间，所述第一沟槽被形成为暴露所述基底绝缘层，并且所述第一凹陷空间由在所述第一沟槽中选择性地刻蚀所述至少一个牺牲层而形成；形成第三层叠结构，所述第三层叠结构包括设置在所述第二层叠结构的所述第一凹陷空间中的多个材料层，所述多个材料层包括：设置在所述半导体层上的界面绝缘层，至少覆盖所述界面绝缘层的铁电层，以及设置在所述铁电层上的栅电极层；形成第四层叠结构，所述第四层叠结构包括设置在所述基底绝...

【专利技术属性】
技术研发人员：李在吉，徐东益，李世昊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：