提升时钟精确级的芯片架构模型、建模方法、装置及介质制造方法及图纸

本发明专利技术实施例公开了一种提升时钟精确级的芯片架构模型、建模方法、装置及介质；该芯片架构模型包括：对芯片系统架构进行建模的建模元素；其中，所述建模元素包括组件、组件间的排列以及组件间的交互三类；将所述芯片系统架构划分为系统层面和组件层面；所述建模元素中组件间的排列以及组件间的交互基于所述系统层面能够被设定的架构描述语言描述；所述建模元素中被描述组件的行为基于所述组件层面相应于所述被描述组件的类型描述。于所述被描述组件的类型描述。于所述被描述组件的类型描述。

【技术实现步骤摘要】
提升时钟精确级的芯片架构模型、建模方法、装置及介质


[0001]本专利技术实施例涉及芯片设计
，尤其涉及一种提升时钟精确级的芯片架构模型、建模方法、装置及介质。

技术介绍

[0002]当前，出现了很多用于进行芯片架构建模的开源仿真平台，例如gpusim、qemu等，与此同时，每个芯片厂商都有各自独自使用的芯片模型。这些模型架构都是多年开发经验所沉积下来的技术成果，并且其所采用的结构框架具有针对性。基于这些明显的针对性，无法采用不同的芯片架构以实现灵活的构建芯片模型的功能。
[0003]除此之外，目前常规的芯片架构模型无法实现cycle
‑
based模型，也无法根据用户的需求来灵活地定义时钟精确度。而如果重新构建一款全新的芯片架构，则需要从0开始构建芯片模型框架，就是导致芯片研发周期长，成本高的缺陷。

技术实现思路

[0004]有鉴于此，本专利技术实施例期望提供一种提升时钟精确级的芯片架构模型、建模方法、装置及介质；能够在针对新型计算模式进行芯片架构建模过程中，快速地对完整的新型架构模型框架进行设计与实现，同时也能灵活地定义架构和相应的时钟参数，提升芯片建模效能。
[0005]本专利技术实施例的技术方案是这样实现的：第一方面，本专利技术实施例提供了一种提升时钟精确级的芯片架构模型，所述模型包括：对芯片系统架构进行建模的建模元素；其中，所述建模元素包括组件、组件间的排列以及组件间的交互三类；将所述芯片系统架构划分为系统层面和组件层面；所述建模元素中组件间的排列以及组件间的交互基于所述系统层面能够被设定的架构描述语言描述；所述建模元素中被描述组件的行为基于所述组件层面相应于所述被描述组件的类型描述。
[0006]第二方面，本专利技术实施例提供了一种提升时钟精确级的芯片架构建模方法，所述方法包括：基于第一方面所述的提升时钟精确级的芯片架构模型规范分别编译获得组件、组件间的排列以及组件间的交互这三种建模元素；将所述组件、组件间的排列以及组件间的交互这三种建模元素进行链接，获得整合后的芯片架构模型；针对所述整合后的芯片架构模型分别通过模拟器生成器、片上系统SOC生成器以及工具生成器生成所述芯片架构对应的模拟器、寄存器传输级RTL SOC以及编译工具，从而
形成能够实现架构空间探索DSE的芯片架构解决方案。
[0007]第三方面，本专利技术实施例提供了一种提升时钟精确级的芯片架构建模装置，所述装置包括基于第一方面所述的提升时钟精确级的芯片架构模型、编译部分、连接部分和生成器部分；其中所述编译部分，经配置为基于所述模型规范分别编译获得组件、组件间的排列以及组件间的交互这三种建模元素；所述连接部分，经配置为将所述组件、组件间的排列以及组件间的交互这三种建模元素进行链接，获得整合后的芯片架构模型；所述生成器部分，包括模拟器生成器、片上系统SOC生成器以及工具生成器；其中，所述模拟器生成器，经配置为针对所述整合后的芯片架构模型生成所述芯片架构对应的模拟器；所述SOC 生成器，经配置为针对所述整合后的芯片架构模型生成所述芯片架构对应的寄存器传输级RTL SOC；所述工具生成器，经配置为针对所述整合后的芯片架构模型分生成所述芯片架构对应的编译工具；所述芯片架构对应的模拟器、RTL SOC以及编译工具形成为能够实现架构空间探索DSE的芯片架构解决方案。
[0008]第四方面，本专利技术实施例提供了一种计算机存储介质，所述计算机存储介质存储有提升时钟精确级的芯片架构建模程序，所述提升时钟精确级的芯片架构建模程序被至少一个处理器执行时实现第一方面所述的一种提升时钟精确级的芯片架构建模方法的步骤。
[0009]本专利技术实施例提供了一种提升时钟精确级的芯片架构模型、建模方法、装置及介质；通过两个层面对形成芯片系统架构的元素进行描述，从而能够快速地定义芯片架构，并根据芯片架构生成模型框架及其代码，极大地缩短了芯片模型的框架搭建和研发时间。
附图说明
[0010]图1为本专利技术实施例提供的一种提升时钟精确级的芯片架构模型结构示意图。
[0011]图2为本专利技术实施例提供的游戏娱乐设备的系统架构示意图。
[0012]图3为本专利技术实施例提供的采用YAADL进行定义以及描述的伪代码示例图。
[0013]图4为本专利技术实施例提供的采用YAIDL对组件进行定义以及描述的伪代码示例图。
[0014]图5为本专利技术实施例提供的一种提升时钟精确级的芯片架构建模方法流程示意图。
[0015]图6为本专利技术实施例提供的一种具体实施流程示意图。
[0016]图7为本专利技术实施例提供的一种提升时钟精确级的芯片架构建模装置组成示意图。
[0017]图8为本专利技术实施例提供的一种计算设备的具体硬件结构示意图。
具体实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。
[0019]随着数据量的不断增加，数据处理方式也在不断发生变化，新的数据算法也在不断诞生，随之而来的就是会不断的产生新的计算模式。当前常规的通用处理/计算芯片在性能上越来越难以满足新产生的计算模式，由此面向领域的计算芯片逐渐成为芯片行业的主流模式，并且芯片的需求规模越来越大，从而呈现出芯片架构多样化的态势。
[0020]对于用于大规模数据计算的芯片，为了降低芯片研发成本，通常需要为芯片进行架构建模，以此优化架构的设计，缩短芯片研发周期，从而减少芯片的研发成本，进而实现芯片行业的持续发展。但是如果每次均从0开始完成对一个新型芯片架构的建模工作，尤其是时钟精确级芯片的建模，其工作量是非常庞大的，随之而来的是研发周期和研发成本的递增。因此，本专利技术实施例期望通过阐述一种高效的提升时钟精确级的芯片架构建模方案，在针对新型计算模式进行计算架构建模过程中，能够快速地完成新型芯片架构模型的框架设计与实现，同时也能灵活地定义架构和相应的时钟参数，使得芯片建模效能提升一个数量级。
[0021]基于以上阐述，如图1所示，本专利技术实施例提供了一种提升时钟精确级的芯片架构模型1，所述模型1包括：对芯片系统架构进行建模的建模元素；其中，所述建模元素包括组件11、组件间的排列12以及组件间的交互13三类；将所述芯片系统架构划分为系统层面21和组件层面22；所述建模元素中组件间的排列12以及组件间的交互13基于所述系统层面21能够被设定的架构描述语言描述；所述建模元素中被描述组件11的行为基于所述组件层面21相应于所述被描述组件的类型描述。
[0022]对于图1所示的技术方案，在本专利技术实施例中，芯片系统架构可以被抽象成为由组件（Components）11，组件间的排列/结构（Arrangement/Structure）12，还有组件间的交互（Communication）13组成。当聚焦于整个完成的芯片系统架构层面，会更加关注组件之间如何去排列，以及如何去交互，也就是说在系统层面，关注点为组件间的排列/结构（Arrangement/Structure），还有组件间的交互本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提升时钟精确级的芯片架构模型，其特征在于，所述模型包括：对芯片系统架构进行建模的建模元素；其中，所述建模元素包括组件、组件间的排列以及组件间的交互三类；将所述芯片系统架构划分为系统层面和组件层面；所述建模元素中组件间的排列以及组件间的交互基于所述系统层面能够被设定的架构描述语言描述；所述建模元素中被描述组件的行为基于所述组件层面相应于所述被描述组件的类型描述。2.根据权利要求1所述的芯片架构模型，其特征在于，所述组件间的排列以及组件间的交互的描述内容能够基于事物的抽象模型通过基于关系的描述语言进行定义。3.根据权利要求2所述的芯片架构模型，其特征在于，所述基于事物的抽象模型包括：涉及的抽象组件、组件之间的消息以及组件之间的连接关系；相应地，所述涉及的抽象组件能够基于组件标识和组件类型所定义；所述组件之间的消息能够基于消息标识、消息类型以及消息的描述信息所定义；所述组件之间的连接关系能够基于连接类型、连接通道所定义。4.根据权利要求3所述的芯片架构模型，其特征在于，所述消息的描述信息的字段包括：消息名称、消息的比特类型以及消息的长度。5.根据权利要求1所述的芯片架构模型，其特征在于，相应于所述被描述组件的类型为处理器类型，则所述处理器类型组件的行为能够被指令集描述语言模型所描述；相应于所述被描述组件的类型为存储器类型组件，则所述存储器类型组件的行为能够被存储访问描述语言和模型所描述；相应于所述被描述组件的类型为除处理器类型和存储器类型以外的其他类型，则所述被描述组件的行为能够被设定的黑盒处理模型所描述。6.根据权利要求5所述的芯片架构模型，其特征在于，所述处理器类型组件的行为对应的指令集描述语言模型包括：处理器类型组件的资料信息以及可执行指令的定义信息；其中，所述处理器类型组件的资料信息包括组件名称、组件所属类别、宽度width以及大小size；所述可执行指令的定义信息包括所述处理器类型组件可执行的指令...

【专利技术属性】
技术研发人员：孙建康，张竞丹，陈成，樊良辉，刘周平，
申请(专利权)人：西安芯瞳半导体技术有限公司，
类型：发明
国别省市：