电压电平变换电路制造技术

提供了一种可用标准半导体处理工艺制造的电压电平变换电路，它产生的输出电压的幅度既大于电源电压，又大于ＭＯＳ器件的栅极氧化层击穿电压。一种电压电平变换电路交替地给第二对电容器充电。这第二对电容器与输出端相接，用来产生的变换输出电压的频率是电压电平变换电路输入信号频率的两倍的变换输出电压。（*该技术在2009年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体数字电路。Dansky和Norsworthy的美国专利No4，605，870“高速低功率电流控制的门电路”表示被连接成三种不同电路的六个NPN晶体管、一个电阻和一个低势壘肖特基(Schottky)二极管LB。对每种情况，推挽电路的下输出晶体管的集电极被一个PNP晶体管所驱动。其基极与发射极被短接，做成为一个基极-集电极二极管，该二极管具有把输入信号耦合给推挽输出级下输出晶体管的基极的能力。该基极-集电极二极管PNP晶体管要承载相当大的电流，采用本专利技术的电路可减小此电流。本专利技术之目的是采用电流源技术，以得到低功耗高性能(延迟小于1ns)的双极电路。本专利技术的门电路提供优异的功耗特性。按照本专利技术的一个门电路提供优异的速度功率乘积，它在采用+5V和OV电源的门阵列的生产程序中可与CMOS和BICMOS相比美。附图说明图1示出采用多个NPN晶体管接成根据本专利技术电路的一个门电路。图2示出图1的一种改型。图1示出根据本专利技术的一个电路，该电路包括七个NPN晶体管T1-T7、Schottky二极管SD、电阻R1-R4和RB、B+端点C以及VCC端点G。所有的晶体管设有像Dansky等人所述那样使其基极-发射极电路短接。其信号从输入级被连到输出级是直接从输入电路的晶体管T2的基极到下输出晶体管T3的基极。晶体管T2以集电极连线与输入晶体管T1和T6的发射极、电阻R3并联，T1和T6接收自端点A和B加给电路的输入信号，输入级由晶体管T1、T2、T5、T6和T7组成。晶体管T1和T6与输入端A和B相接，以提供一个正NOR(或非)电路，如果电路要求，对倒相电路是简单的，尽管T1和T6中的一个也可单独胜任。晶体管T2、T5和T7构成这5个晶体管的输入级。晶体管T3和T4构成推挽输出级。晶体管T4作为一个拉起发射极跟随器。二极管SD提供从晶体管T3的基极到其集电极的耦合能力。电阻R1接在1.9V电势B+端点C与接点J之间，接点J又与晶体管T5的基极和电阻R2的上端相接。电阻R2的另一端通过接点K与晶体管T1的集电极相接。晶体管T1的基极与图1电路的输入端A相接。端点A是图1电路的两个输入端A和B中的一个。晶体管T1的发射极与晶体管T6的发射极一起通过接点P与电阻R3的一端相接，电阻R3的另一端接地。接点P还与晶体管T2的集电极相接。晶体管T2的发射极通过电阻R4接地。接点G连接在电源VCC和晶体管T4、T5和T7的集电极之间。晶体管T5和T7的基极共同连接到电阻R1和R2之间的接点J，用以接收由晶体管T1和T6建立的电压，该电压响应于由端点A和B上输给它们的基极电压。晶体管T5的发射极通过接点K与晶体管T1和T6的集电极以及输出晶体管T4的基极相接。如上所述，晶体管T6的集电极与接点K相接，基极与输入端B相接，而发射极与接点P相接。晶体管T2的集电极也与接点P相连接，电流IR4经接点P流过晶体管T2。晶体管T2的基极与接点M相接，其发射极与电阻R4的上端相接，另一端接地。晶体管T7的发射极经过电阻R8与接点M连接。接点M与晶体管T2和T3的基极相连接。接点M经过Schottky二极管SD连接到接点H，接点H与图1电路的输出端F相接。晶体管T4的集电极与端点G相接，其基极与接点K相接，其发射极与接点H相接。晶体管T3的集电极与接点H相接，其基极与接点M相接，而其发射极接地。该电路组成一个NOR电路，在该电路的输出端F有响应输入信号A和B而变化的输出信号(A+B)。晶体管T3和T4连接成推挽电路。图1的数字NOR门设计成以晶体管T2、T3、T4、T5和T7进行运算，以在高-低电平间变化着的做为在输入端A和B的输入信号电平的函数的电流电平经常保持开通，使输出晶体管T4随着在端点A或B上的输入信号的变化而高速运算。注在端点F的NOR输出如下，F=A+B图1所示电流源门电路的特征在于一个推挽输出级，该输出级包括晶体管T3和T4，他们是间断工作的，也即该缏返牧礁鍪涑鲂藕趴梢员涣梢惶澹桓龅缏返男阅懿晃硪桓龅缏返募涠纤扇拧 当输入端A降为低电压(0.2V)时，晶体管T1必然截止，导致晶体管T4导通。因而建立起二进制的“1”电平(大约1.2V)。晶体管T7检测到该电压的分压，致使大约10μA的偏置电流经阻值大约为40KΩ的电阻RB馈给晶体管T2和输出晶体管T3。因为晶体管T2的集电极上的电压为地电平，该晶体管T2将饱和，它对输出端的下降跃变是转折点(即处于临界状态)。当输入端A的电压上升时，T1将迅速导通，使电流从其基极流经电阻R3和晶体管T2的集电极。然后，T2的基极上的电压急速上升，由表达式表明如下VBT2＝VBET2+IT2＊R4产生的IT2电流峰值对提升T2发射极的电势是转折点，这要求VBT2产生欲求的陡峭上升，响应于电流峰值，VBT2使接点M的电压上升。接点M的电压使晶体管T3的基极电势上升，使T3导通。晶体管T5被用来增强IT2.R电流的峰值，确保晶体管T1集电极上的电压不至下降太低，而导致饱和。一旦输出下降到一低值(大约0.25V)，而晶体管T1工作在有源区，随着在接点C至接点J的电阻R1和从接点J至地点的电阻R2及R3分压器两端的IR压降的下降使晶体管T1发射极电流下降足够低，使其功率保持在低水平。应注意调整晶体管T1的增益，可容许晶体管T4在低电平(大约40μA)导通，确保当上拉时速度快。在接点F处于低电平时，电路消耗的功率将依赖于入地的电流〔IGND〕，如表达式所定义的IGND(低电平)＝IR3+IR4+IEE(T3)此处，IR4为直流电流，IEE为T3的发射极电流。IEE(T3)只在很短时间内是高的，因而减小了该电路的功耗。电阻R2的阻值是这样选取的，以确保输出为低电平，也即增益等于(R1+R2)/R3，使得I值很低(大约30μA)。电流IEE(T3)依赖于晶体管T3发射极的面积、并且也被保持在一低值。此电路的设计思想之关键是使T2发射极的面积尽可能的大，以使在直流情况下，反射给晶体管T3的电流最小。如前揭示，电流IR4(直流)对电流尖峰的产生是临界状态。当一个电流尖峰产生时，由IR压降(I×R4乘积)所代表的电压是造成T3电流尖峰的原因。降低输入端A的电压达到高电平工作，以致晶体管T1因此而截止，容许晶体管T4基极电压上升。在端点F的输出，将建立一个+1.2V的高电平。可实现集电极在输出端F的推挽信号的间断，因零电平是非控制状态。输出晶体管T3的低电平的电流被限制在大约0.5μAmax，因为晶体管T2和T3的反射效应，以及因为有效基极电流IRB对晶体管T3和T4的减少。图示的门电路可将工作范围扩展到先进的晶体管技术包括BICMOS，采用公开的电流源电路(T7、T2和T3)的概念，来建立晶体管T3和T4的互补输出。图1中所有的晶体管均为NPN晶体管。电阻R1的阻值大约为1.75KΩ，R2大约为1.25KΩ，电阻R3的阻值大约为2KΩ，R4大约为0.5KΩ，而RB的阻值大约为40KΩ。电压VCC大约为5.0V，但可在1.9-5.0V的范围之内。电路工作原理A＝1时，假定A为二进制的“1”。端点A值为正，大约1.2V，晶体管T1导通。分压(R1+R2/R3保持T4导通，同时T3导通，本文档来自技高网...

【技术保护点】
一种用半导体处理技术制造的具有一击穿电压的电压电平变换电路，该电路包括：接收第一电压的第一电源电压端；接收第二电压的第二电源电压端；接收输入信号的输入端；输出端；第一装置，它接在上述第一和第二电源电压端之间，并且它还与上 述输入端相接，以便对输入信号电压进行变换；第二装置，它接在上述第一装置与上述输出端之间，其作用是在输出端产生一个幅度既大于第一电压又大于击穿电压的输出电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：邓威廉姆查尔斯，
申请(专利权)人：莫托罗拉公司，
类型：发明
国别省市：US[美国]