具有到含多个二极管结的阱的主体接触的集成电路(IC)结构制造技术

本公开提供了具有到含多个二极管结的阱的主体接触的集成电路(IC)结构。第一掺杂阱位于衬底中。晶体管位于第一掺杂阱上。沟槽隔离(TI)与第一掺杂阱的一部分相邻。衬底内的第二掺杂阱具有位于第一掺杂阱的底表面下方的底表面。TI的侧壁在水平方向上邻接第二掺杂阱。第一二极管结位于第二掺杂阱和第一掺杂阱之间。第二二极管结位于第二掺杂阱和衬底之间。主体接触位于第二掺杂阱上。主体接触位于第二掺杂阱上。主体接触位于第二掺杂阱上。

【技术实现步骤摘要】
具有到含多个二极管结的阱的主体接触的集成电路(IC)结构


[0001]本公开的实施例一般地涉及集成电路(IC)结构。更具体地，本公开的各种实施例提供具有到含多个二极管结的阱的主体接触(body contact)的IC结构。

技术介绍

[0002]在微电子工业以及涉及微观结构的构建的其他工业中，一直希望减小结构特征和微电子器件的尺寸和/或针对给定的芯片尺寸提供更多的电路。小型化通常允许以更低的功率水平和更低的成本提高性能(每时钟周期更多的处理和更少的生成热)。目前的技术是对诸如逻辑门、FET和电容器之类的某些微器件进行原子级缩放。具有数百万个此类器件的电路芯片很常见。
[0003]电路制造商目前正力图减少由器件部件占据的二维面积，例如以减少二维面积和功耗。以场效应晶体管(FET)为特征的数字电路的小型化的一个问题是晶体管主体端子(即FET的源极、漏极、沟道和栅极下方的电活性区)的电偏置。FET的主体偏置可能会影响电路部件中的预期输入
‑
输出电压函数的线性度和/或电压增益。在常规设计中，FET主体的有效偏置可能需要形成若干本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路IC结构，包括：位于衬底内的第一掺杂阱，所述第一掺杂阱具有第一掺杂类型；位于所述第一掺杂阱上的晶体管结构；与所述第一掺杂阱的一部分相邻的沟槽隔离TI；以及位于所述衬底内并耦接到主体接触的第二掺杂阱，所述第二掺杂阱具有与所述第一掺杂类型相反的第二掺杂类型，其中所述TI的侧壁在水平方向上邻接所述第二掺杂阱，所述第二掺杂阱和所述第一掺杂阱之间的在竖直方向上的边界限定第一二极管结，并且所述第二掺杂阱和所述衬底之间的在竖直方向上的边界限定第二二极管结。2.根据权利要求1所述的IC结构，其中所述第二掺杂阱包括：电阻区，其位于到所述第二掺杂阱的所述主体接触下方并具有与所述TI在水平方向上相邻的侧壁；以及导电区，其位于所述电阻区下方。3.根据权利要求1所述的IC结构，其中所述第一掺杂阱的一部分在竖直方向上位于所述TI的底表面和所述第二掺杂阱的下伏部分之间。4.根据权利要求1所述的IC结构，其中所述TI在水平方向上围绕所述第一掺杂阱，并且所述第二掺杂阱的一部分在水平方向上围绕所述TI。5.根据权利要求1所述的IC结构，其中所述晶体管结构包括位于所述第一掺杂阱内的一组源极/漏极区，并且其中所述第一掺杂阱内的所述一组源极/漏极区的深度至多为所述第一掺杂阱相对于所述衬底的所述顶表面的深度的约十分之一。6.根据权利要求1所述的IC结构，其中所述第一掺杂阱包括与所述第一二极管结相邻的第一掺杂剂扩展区，所述第一掺杂剂扩展区具有与所述第一掺杂阱的相邻部分浓度不同的所述第一掺杂类型。7.根据权利要求6所述的IC结构，其中所述第二掺杂阱包括与所述第一二极管结相邻的第二掺杂剂扩展区，所述第二掺杂剂扩展区具有与所述第二掺杂阱的相邻部分浓度不同的所述第二掺杂类型。8.一种集成电路IC结构，包括：位于衬底内的第一掺杂阱，所述第一掺杂阱具有第一掺杂类型；位于所述第一掺杂阱上的晶体管结构；与所述第一掺杂阱的一部分相邻的沟槽隔离TI；位于所述衬底内的第二掺杂阱，所述第二掺杂阱具有与所述第一掺杂类型相反的第二掺杂类型，其中所述第二掺杂阱包括：位于所述第一掺杂阱下方的第一部分，其中所述第二掺杂阱的所述第一部分和所述第一掺杂阱之间的在竖直方向上的边界限定第一二极管结，并且所述第二掺杂阱的所述第一部分和所述衬底之间的在竖直方向上的边界限定第二二极管结；以及耦接到主体接触并具有与所述第一部分的底表面基本共面的底表面的第二部分，其中所述第二部分包括与所述第二掺杂阱的所述第一部分相邻且与所述TI相邻的侧壁。9.根据权利要求8所述的IC结构，其中所述第...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：