一种谐振开关驱动控制和保护电路制造技术

本发明专利技术公开一种谐振开关驱动控制和保护电路，应用于桥式串联谐振电路中。主要包括重复脉冲最高频率限制电路、死区时间控制电路、Ｐｍａｘ时间控制电路、Ｐｍｉｎ时间控制电路、逻辑组合电路、双分频驱动电路等。当开关频率小于１／２谐振频率时，谐振电流断续工作，该电路依靠串联谐振电流过零信号实现开关管的零电流／零电压关断。其能满足实现ＰＦＭ方式调节输出电压以及间歇供电调节输出电压的目的，适用于桥式串联谐振电路的驱动脉冲控制，桥式开关的工作始终保持正确的交替驱动顺序，具有多重保护，性能稳定可靠，抗干扰能力强，应用广泛。

【技术实现步骤摘要】

本专利技术属于开关电源控制领域，涉及一种谐振开关控制保护电路。
技术介绍
在通常开关电源逆变控制系统(包括谐振式开关)中，可以选择合适的集成控制芯片作为开关器件驱动脉冲的形成电路。此类集成芯片内部采用压控振荡器(VC0)，由外部电压控制重复工作频率的变化，无法实现快速变化和快速关断，压控振荡器的振荡频率有一定的局限应用范围。而且，在需要对脉冲进行占空调节实现间歇式供电应用时，不能满足要求。
技术实现思路
本专利技术的目的是提供一种谐振开关驱动控制和保护电路，应用于桥式串联谐振电路中。本专利技术电路的输入脉冲由CPU提供，本电路能确保开关频率小于1/2谐振频率，谐振电流过零信号能可靠实现零电流/零电压关断，驱动脉冲可快速变化和关断。而且，该电路能满足间歇供电应用要求，对桥式开关的工作保持正确的交替驱动顺序。本电路能实现多重保护，抗干扰能力强，性能稳定可靠。本专利技术的目的通过如下技术方案实现。一种谐振开关驱动控制和保护电路是由重复脉冲最高频率限制电路、死区时间控制电路、Pmax时间控制电路、Pmin时间控制电路、逻辑组合电路、双分频驱动电路等组成。其中PLUSE控制脉冲输入重复脉冲最高频率限制电路，功率开关管的故障输出信号F与重复脉冲最高频率限制电路相联，死区时间控制电路其输入与重复脉冲最高频率限制电路相连，输出分别接往Pmax时间控制电路、Pmin时间控制电路、逻辑组合电路，Pmax时间控制电路输出和Pmin时间控制电路输出与逻缉组合电路相连，谐振电流过零信号与逻辑组合电路相联，逻辑组合电路的输出连接到双分频驱动电路的输入端，双频驱动电路的控制驱动脉冲分别接往相应的功率器件驱动模块。它应用于桥式串联谐振电路的驱动脉冲控制与保护。当开关频率小于1/2谐振频率时，谐振电流断续工作，该电路依靠串联谐振电流过零信号实现开关管的零电流/零电压关断。本专利技术与现有技术相比，具有如下优点该电路中串联谐振电路谐振电流过零信号能可靠实现开关管的零电流/零电压关断。其能满足实现PFM方式调节输出电压以及间歇供电调节输出电压的目的。适用于桥式电路，具有多重保护，性能稳定可靠，抗干扰能力强，应用广泛。附图说明图1是本专利技术的电路框2是本专利技术的重复脉冲最高频率限制电路3是本专利技术的死区时间控制电路4是本专利技术的Pmax时间控制电路5是本专利技术的Pmin时间控制电路6是本专利技术的逻辑组合电路7是本专利技术的双分频驱动电路8是本专利技术的PFM方式下关键点波形示意9是本专利技术的间歇供电控制脉冲示意图 具体实施例方式下面结合附图和实施例对本专利技术作进一步的详细说明。在图1中，本专利技术主要包括重复脉冲最高频率限制电路1、死区时间控制电路2、Pmax时间控制电路3、Pmin时间控制电路4、逻辑组合电路5、双分频驱动电路6等组成。其中，PLUSE控制脉冲由主控器提供，F为功率开关管的故障输出信号，G1、G4、/G2、/G3为功率开关管的控制驱动脉冲。它们之间的联接关系是PLUSE控制脉冲输入重复脉冲最高频率限制电路1，功率开关管的故障输出信号F与重复脉冲最高频率限制电路1相联，死区时间控制电路2其输入与重复脉冲最高频率限制电路1相连，输出分别接往Pmax时间控制电路3、Pmin时间控制电路4、逻辑组合电路5，Pmax时间控制电路3输出和Pmin时间控制电路4输出与逻缉组合电路5相连，谐振电流过零信号I3与逻辑组合电路5相联，逻辑组合电路5的输出连接到双分频驱动电路6的输入端，双频驱动电路6的控制驱动脉冲G1、G4、/G2、/G3分别接往相应的功率器件驱动模块。在图2中，重复脉冲最高频率限制电路1主要由光藕隔离电路、单稳可重触发电路组成。光藕隔离电路接主控器CPU脉冲输入，光藕隔离电路的输出与单稳可重触发电路相连。单稳可重触发电路限制重复脉冲最高频率。主控器的PLUSE控制脉冲经电阻R1输入光藕合器的发光二极管，光藕合器的光电三极管的集电极与电阻R9相连为输出点P0，P0波形与主控器的PLUSE控制脉冲波形反相。由单稳态多谐振荡器构成单稳可重触发电路，由下降沿触发，功率开关管的故障信号F接至CLR端，可使Q输出低电位，关闭输出脉冲，保护功率开关管。Q输出脉冲宽度取决于外接定时电容C3和电位器RP3，Q输出接至P1点。调节RP3，使得P1点脉冲宽度大于谐振周期宽度，即限制P0点重复脉冲最高频率小于谐振频率，保证开关频率小于1/2谐振频率。在图3中，死区时间控制电路2主要由单稳触发电路组成，其输入与重复脉冲最高频率限制电路1相连，输出分别接往Pmax时间控制电路3、Pmin时间控制电路4、逻辑组合电路5等。P1信号接至单稳可重触发电路，由上升沿触发，/Q反相单稳态输出，/Q输出脉冲宽度取决于外接定时电容C4和电位器RP4，/Q输出接至P2点，调节RP4，使得P2点脉冲宽度为死区时间宽度，死区时间可设为4~8μS，防止桥式电路开关管直通造成损坏。在图4中，Pmax时间控制电路3主要由单稳触发电路组成，其输入与死区时间控制电路2相连，输出与逻辑组合电路5相连。P2信号接至单稳可重触发电路，由下降沿触发，Q输出脉冲宽度取决于外接定时电容Cmaxl和电位器Rmaxl，Q输出接至Pmax点。调节Rmax，使得Pmax点脉冲宽度为所需值。在图5中，Pmin时间控制电路4主要由单稳触发电路组成，其输入与死区时间控制电路2相连，输出与逻辑组合电路5相连。P2信号接至单稳可重触发电路，由下降沿触发，/Q反相单稳态输出，/Q输出脉冲宽度取决于外接定时电容Cminl和电位器Rminl，/Q输出接至Pmin点。调节Rmin，使得Pmin点脉冲宽度为所需值。在图6中，逻辑组合电路5主要由两个与非门、一个D型触发器、一个与门组成。谐振电流过零信号I3与Pmin时间控制电路4输出为前一个与非门的输入，谐振电流过零信号I3实现谐振电流过零关断，Pmin时间控制电路4防止不必要的过零信号及干扰信号送往D型触发器，造成硬关断，损坏功率器件。该与非门的输出与Pmax时间控制电路3为后一个与非门的输入，Pmax时间控制电路3保证谐振电流在一个谐振周期内关断。后一个与非门的输出I4为D型触发器的R端，死区时间控制电路2的输出端P2为D型触发器的CLK端，D型触发器的输出Q端接至P3点，其与死区时间控制电路2的输出端为与门的输入端，其输出接至P4点并连接到双分频驱动电路6的输入端。在图7中，双分频驱动电路6主要由双分频电路与驱动电路组成，驱动电路的输入端与双分频电路的输出端相连，驱动电路的输出端接功率开关管的集成驱动电路。P4点脉冲控制信号双分频后分为两路，分别接至P7与P8点，P7点信号两路驱动分成G1与G4，P8点信号两路驱动分成/G2与/G3，分别接往相应的功率器件驱动模块，用于桥式串联谐振电路的控制与驱动，始终保持正确的交替驱动顺序。在图8中，I为串联谐振电路电流波形，I3为谐振电流过零信号。主控器CPU输出脉冲，以PFM(调频)方式调节输出电压，主控器CPU输出脉冲经光藕隔离输出P0波形，经重复脉冲最高频率限制电路1输出P1波形，经死区时间控制电路2输出P2波形，P2波形的低电平宽度即为死区时间。在Pmax时间控制电路3输出Pmax、Pmin时间控制电路4输出Pmin及谐振电流过零信号I3的共同作用下，本文档来自技高网...

【技术保护点】
一种谐振开关驱动控制和保护电路，应用于桥式串联谐振电路中，其特征在于：包括重复脉冲最高频率限制电路（１）、死区时间控制电路（２）、Ｐｍａｘ时间控制电路（３）、Ｐｍｉｎ时间控制电路（４）、逻辑组合电路（５）、双分频驱动电路（６），其中，ＰＬＵＳＥ控制脉冲输入重复脉冲最高频率限制电路（１），功率开关管的故障输出信号Ｆ与重复脉冲最高频率限制电路（１）相联，死区时间控制电路（２）其输入与重复脉冲最高频率限制电路（１）相连，其输出分别接往Ｐｍａｘ时间控制电路（３）、Ｐｍｉｎ时间控制电路（４）、逻辑组合电路（５），Ｐｍａｘ时间控制电路（３）输出和Ｐｍｉｎ时间控制电路（４）输出分别与逻辑组合电路（５）相连，谐振电流过零信号Ｉ３与逻辑组合电路（５）相联，逻辑组合电路（５）的输出连接到双分频驱动电路（６）的输入端，双频驱动电路（６）的控制驱动脉冲（Ｇ１、Ｇ４、／Ｇ２、／Ｇ３）分别接往相应的功率器件驱动模块。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭俊，陈冲，颜玉崇，邱江新，陈颖，谢小杰，连金欣，
申请(专利权)人：福建龙净环保股份有限公司，
类型：发明
国别省市：35[中国|福建]