一种应用于DSP与FPGA的宇航抗辐射二次电源系统技术方案

本发明专利技术公开了一种应用于DSP与FPGA的宇航抗辐射二次电源系统，包括：DSP核心电压供电系统及FPGA核心电压供电系统，一次母线输入与DC

【技术实现步骤摘要】
一种应用于DSP与FPGA的宇航抗辐射二次电源系统


[0001]本专利技术涉及空间通信设备
，尤其涉及一种应用于DSP与FPGA的宇航抗辐射二次电源系统。

技术介绍

[0002]在宇航领域，为了保障宇航电源系统的可靠性与稳定性，通常会选择使用能够抵抗单粒子效应和总剂量效应的宇航用高质量等级的芯片，以使得在单机设备的二次电源系统发生单粒子或总剂量效应的时候，能够避免出现整机电源故障的现象，以提高航天电源系统的可靠性。同时，随着宇航事业的不断发展，航天器所面临的功能越来越多、技术越来越复杂，传统的单核处理器甚至多核处理器都不能满足日益增长的航天需求。于是，拥有超高计算能力的八核处理器DSP6678和拥有多核异构功能的K7系列FPGA慢慢进入航天设计师的视野，于是如何完美发挥好DSP6678和K7系列FPGA的各项性能，如何在宇航环境中提供稳定可靠的二次电源，是摆在航天系统设计师面前的一个难题。
[0003]随着我国航天技术的不断发展和完善，宇航星载电源发生了显著的变化。在当前星载电源系统、测控通信系统、高端通信系统等复杂的电路板上，航天设计师们日益需要为各种DSP、FPGA、ASIC及微处理器提供更多电压。此外，随着CPU等超大规模集成电路的集成度不断提高，它所要求的工作电压日趋下降，而需要的供电电流日趋上升，同时要求电源具有更高的动态性能。因此，具有低输出电压、大电流和高速瞬态响应能力的POL变换器在宇航的多种领域的应用便应运而生。随着开关电源技术的发展，以及人们对成本、体积、效率等因素越来越多的重视。在航天电源系统中，分布式电源架构(DPA:Distribute Power Architecture)逐渐暴露出功率损耗大、负载调节性能差等的缺点，而中间总线架构(IBA：Intermediate Bus Architecture)加负载点电源(POL)的模式因为输出电压低、输出电流大以及适应频繁的负载变化率等的特点越来越受到航天设计师们的欢迎。但是，如何使用好POL，使其能稳定输出特定的电压和电流而不影响整个设计环路的其他功能，是摆在航天设计师面前的重大问题。
[0004]目前应用DSP6678与K7系列FPGA设备的二次电源解决方案，主要有：施庆展、冯起、罗慧、袁乃昌，“基于FPGA的TMS320C6678 DSP的电源和时钟设计”，电子设计工程，2015年第05期，绍了介绍了基于FPGA的TMS320C6678 DSP的电源和时钟设计，给出了各模块的功能框图，论述了各模块的实现方法。设计并实现了一套硬件系统，通过对所设计硬件平台的测试，结果表明，该设计达到了预期的效果，从而可以将该设计推广到其它应用平台上去。但是其提供的方案仅仅只能在地面上使用，对于宇航抗辐照的DSP和FPGA系统，则完全不能使用，容易被单粒子或总剂量效应损坏。
[0005]西北工业大学专利申请号CN201310180335.1，名称“低功耗FPGA供电电源”，提供了一种低功耗FPGA供电电源,大功率供电系统的输出功率满足FPGA的启动与程序的加载；小功率供电系统的输出功率能够维持低功耗FPGA正常工作；电源主控模块通过使能开关控制大功率供电系统的电源输入；FPGA的I/O引脚连接电源主控模块,电源主控模块通过FPGA
正常工作的反馈信号控制使能开关,实现大功率供电系统的工作状态的转换；电源同时为小功率供电系统供电。本专利技术输出电流较小、功耗小、重量轻,能够在保证FPGA正常启动及其程序加载的同时,降低FPGA供电系统的工作功耗。但是，其仅仅介绍了一种FPGA的供电方法，无法满足含有DSP器件的供电需求。
[0006]综上所述，现有技术不能完美发挥好DSP6678和K7系列FPGA的各项性能，无法在宇航环境下提供稳定可靠的二次电源。

技术实现思路

[0007]本专利技术的目的是提供一种应用于DSP与FPGA的宇航抗辐射二次电源系统。
[0008]本专利技术提供了一种应用于DSP与FPGA的宇航抗辐射二次电源系统，包括：DSP核心电压供电系统及FPGA核心电压供电系统，一次母线输入与DC
‑
DC隔离变压器和相对应的滤波器转换成二次电源，并通过二次电源分别输入DSP核心电压供电系统和FPGA核心电压供电系统；所述DSP核心电压供电系统包括CVDD电源、CVDD1电源、DVDD15电源、DVDD18电源、第一供电模块，用于提供CVDD电源设定的二次电源；第二供电模块，用于提供CVDD1电源设定的二次电源；第三供电模块，用于提供DVDD15电源设定的二次电源；第四供电模块，用于提供DVDD18电源设定的二次电源；所述FPGA核心电压供电系统包括VCCINT电源、VCCBRAM电源、VCCAUX电源、VCCAUX_IO电源、VCCO电源、第五供电模块，用于提供VCCINT电源设定的二次电源；第六供电模块，用于提供VCCBRAM电源设定的二次电源；第七供电模块，用于提供VCCAUX电源设定的二次电源；第八供电模块，用于提供VCCAUX_IO电源设定的二次电源；第九供电模块，用于提供VCCO电源设定的二次电源。
[0009]优选地，采用IBA中间总线架构和POL负载点电源的供电模式，所述第一供电模块、第二供电模块、第五供电模块均采用HNFA0516SS芯片；所述第三供电模块、第四供电模块第六供电模块、第七供电模块、第八供电模块、第九供电模块均采用RSS0508HRH芯片。
[0010]优选地，所述DSP核心电压供电系统的上电时序应为CVDD电源＞CVDD1电源＞DVDD18电源＞DVDD15电源。
[0011]优选地，所述FPGA核心电压供电系统的上电时序应为VCCINT电源≥VCCBRAM电源＞VCCAUX电源≥VCCAUX_IO电源≥VCCO电源。
[0012]优选地，所述DSP核心电压供电系统中，通过将第一供电模块的SS引脚与第一电容连接并接地；将第二供电模块的SS引脚与第二电容连接并接地；将第四供电模块的PWRGD引脚引出PWRGD2信号，连接至第三供电模块的EN引脚端，并将第三供电模块的EN引脚经第一电阻上拉至第三供电模块的VIN引脚，同时将第三供电模块的EN引脚经第二电阻接地。
[0013]优选地，所述FPGA核心电压供电系统中，通过将第五供电模块的SS引脚与第三电容连接并接地；将第八供电模块的PWRGD引脚引出EN2信号，连接至第七供电模块、第六供电模块、第九供电模块的EN引脚端，并将第九供电模块的EN引脚经第三电阻上拉至第九供电模块的VIN引脚，同时将第九供电模块的EN引脚经第四电阻接地。
[0014]优选地，本专利技术所提供的应用于DSP与FPGA的宇航抗辐射二次电源系统，还包括FPGA的GTX内核的供电电路，将第七供电模块产生的电压经过第一电压转换器转换为设定的二次电压供GTX内核；将第七供电模块产生的电压经过第二电压转换器转换为设定的二次电压供GTX内核；将第六供电模块产生的电压经过第三电压转换器转换为设定的二次电
压供GTX内核。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，包括：DSP核心电压供电系统及FPGA核心电压供电系统，一次母线输入与DC
‑
DC隔离变压器和相对应的滤波器转换成二次电源，并通过二次电源分别输入DSP核心电压供电系统和FPGA核心电压供电系统；所述DSP核心电压供电系统包括CVDD电源、CVDD1电源、DVDD15电源、DVDD18电源、第一供电模块，用于提供CVDD电源设定的二次电源；第二供电模块，用于提供CVDD1电源设定的二次电源；第三供电模块，用于提供DVDD15电源设定的二次电源；第四供电模块，用于提供DVDD18电源设定的二次电源；所述FPGA核心电压供电系统包括VCCINT电源、VCCBRAM电源、VCCAUX电源、VCCAUX_IO电源、VCCO电源、第五供电模块，用于提供VCCINT电源设定的二次电源；第六供电模块，用于提供VCCBRAM电源设定的二次电源；第七供电模块，用于提供VCCAUX电源设定的二次电源；第八供电模块，用于提供VCCAUX_IO电源设定的二次电源；第九供电模块，用于提供VCCO电源设定的二次电源。2.如权利要求1所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，采用IBA中间总线架构和POL负载点电源的供电模式，所述第一供电模块、第二供电模块、第五供电模块均采用HNFA0516SS芯片；所述第三供电模块、第四供电模块第六供电模块、第七供电模块、第八供电模块、第九供电模块均采用RSS0508HRH芯片。3.如权利要求1所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，所述DSP核心电压供电系统的上电时序应为CVDD电源＞CVDD1电源＞DVDD18电源＞DVDD15电源。4.如权利要求1所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，所述FPGA核心电压供电系统的上电时序应为VCCINT电源≥VCCBRAM电源＞VCCAUX电源≥VCCAUX_IO电源≥VCCO电源。5.如权利要求1所述的应用于DSP与FPG...

【专利技术属性】
技术研发人员：汪洋，杨凌云，陈乾，伍伟，陆彬，
申请(专利权)人：上海航天电子通讯设备研究所，
类型：发明
国别省市：