DC-DC转换器输出调节系统和方法技术方案

一种电路包括控制器电路和输出负载感测电路，该控制器电路被配置为接收转换器的输出电压并响应于输出负载的状态来调整转换器的切换频率，该输出负载感测电路被配置为确定输出负载的状态并向控制器电路提供峰值电流。输出负载感测电路可以包括第一定时器，其被配置为响应于输出负载是重负载而向峰值电流控件提供延迟的第一信号。第二定时器可以被配置为响应于输出负载是轻负载而向峰值电流控件提供延迟的第二信号。峰值电流控件可被配置为基于接收的第一信号及第二信号调整峰值电流且被配置为将峰值电流提供到控制器电路。被配置为将峰值电流提供到控制器电路。被配置为将峰值电流提供到控制器电路。

【技术实现步骤摘要】
DC
‑
DC转换器输出调节系统和方法


[0001]本申请总体上涉及DC
‑
DC转换器，并且更详细地，例如，涉及用于DC
‑
DC转换器中的自适应峰值电流控件的系统和方法。

技术介绍

[0002]诸如DC
‑
DC转换器之类的功率转换器用于为许多电子设备供电。由这些电子设备汲取的负载量可以因设备而异。一些电子设备可以是不汲取太多电流的轻负载，而其他电子设备可以是从DC
‑
DC转换器汲取显著更多电流的重负载。另外，负载可以基于使用和模式在同一设备内或互连设备之间变化。当负载变化时，DC
‑
DC转换器的输出可能产生电压脉动或干扰，该电压脉动或干扰可能对设备性能产生负面影响。鉴于前述内容，存在对于DC
‑
DC转换器中的改进以减少这些和其它负面影响的持续需要。

技术实现思路

[0003]本公开描述了改进的DC
‑
DC转换器，其包括用于调节DC
‑
DC转换器的输出的改进的系统和方法。根据本公开的实施例，描述了一种电路。该电路可包括控制器电路，控制器电路被配置为接收转换器的输出电压且响应于输出负载的状态而调整转换器的切换频率。输出负载感测电路被配置为确定输出负载的状态并向控制器电路提供峰值电流，其中输出负载感测电路包括：第一定时器，其被配置为响应于输出负载是重负载而向峰值电流控件提供延迟的第一信号；第二定时器，其被配置为响应于输出负载是轻负载而向峰值电流控件提供延迟的第二信号；以及峰值电流控件，其被配置为基于接收的第一信号和第二信号来调整峰值电流，并且被配置为将峰值电流提供给控制器电路。
[0004]根据本公开的另一实施例，描述了一种方法。该方法可包括测量转换器的第一切换循环与转换器的第二切换循环之间的时序，确定第二切换循环是否在第一预定时间的期满之前发生，以及响应于确定第二切换循环在第一预定时间的期满之前发生而递增峰值电流。
[0005]本公开的范围由权利要求限定，所述权利要求通过引用并入本部分中。通过考虑一个或多个实施例的以下详细描述，将向本领域技术人员提供对本公开的实施例的更完整的理解，以及其附加优点的实现。将参考将首先简要描述的附图的附页。
附图说明
[0006]图1是根据本公开的实施例的示例DC
‑
DC转换器的框图。
[0007]图2是图示根据本公开的实施例的各种模块之间的互连的示例DC
‑
DC转换器的框图。
[0008]图3是根据本公开的实施例的DC
‑
DC转换器的负载感测电路和控制器电路的示例电路图。
[0009]图4是图示根据本公开的实施例的表示从良好负载状态到重负载状态的DC
‑
DC转
作为响应，功率级模块110被配置为调整功率级模块110的峰值电流，从而调节功率转换。
[0020]图3图示了根据本公开的实施例的DC
‑
DC转换器的功率级、负载感测电路和控制器电路的示例电路图。电路300被配置为使用DC
‑
DC转换器输出负载感测电路310的连续定时器来监测DC
‑
DC转换器（例如，DC
‑
DC降压转换器）输出负载状态。控制电路350（例如，异步DCM DC
‑
DC转换器控制电路）被配置为使用该输出负载状态信息来执行自适应峰值电流控制，使得转换器能够在重输出负载条件下支持较高的输出负载容量，在轻输出负载条件下支持较小的输出电压脉动，并且跨输出负载调节音频频率和射频之间的切换频率以减少干扰。另外，控制电路350被配置为在轻负载状态条件下自适应地将功率模式改变为功率节省模式以降低静态电流，并且在重负载状态下自适应地将功率模式改变为功率突发模式以支持还要甚至更高的输出负载容量。
[0021]控制自适应峰值电流通过递增峰值电流支持较高输出负载容量、通过递减峰值电流以及通过借助于改变峰值电流来控制切换频率支持输出电压中的较低脉动。例如，在音频和无线应用中，期望音频频率和射频之间的DC
‑
DC转换器切换频率来减少干扰。虽然脉冲密度调制技术可以用于峰值电流控制，但是脉冲密度调制使用振荡器（例如，振荡器频率≥最大DC
‑
DC切换频率），这对于低功率异步DC
‑
DC转换器可能是困难的。因此，本公开的实施例呈现了利用两个连续定时器执行自适应峰值电流控制和用于低静态电流DC
‑
DC转换器应用的异步DC
‑
DC转换器控制的技术。在一些实施例中，可以实现多于两个定时器，例如，三个或更多个定时器，以进一步控制自适应峰值电流。
[0022]在一些实施例中，在异步DCM DC
‑
DC转换器中，峰值电流检测器和过零点检测器可以消耗最多的静态电流。这种峰值电流检测器和过零点检测器在轻输出负载条件（例如，功率节省模式）期间被禁用，因为静态电流可以和轻输出负载电流相差不大。然而，当峰值电流检测器和过零点检测器被禁用时，DC
‑
DC控件被配置为等待直到这种检测器在下一个切换循环内被唤醒，并且因此该使能稳定延迟可能降低最大输出负载容量。在重输出负载条件下，静态电流对于输出负载电流可以是可忽略的，并且因此所有峰值电流检测器和过零点检测器保持启用以支持较高的输出负载容量（例如，功率突发模式）。因此，所描述的实施例示出了通过在自适应峰值电流控制中使用的连续定时器的异步DCM DC
‑
DC转换器中的自适应功率模式控制。
[0023]图3是根据本公开的实施例的DC
‑
DC转换器300的负载感测电路310和控制器电路350的电路图。如所图示，异步DCM DC
‑
DC转换器控件350在输出比较器（comp1）感测到输出电压（vout）低于阈值电压（VREF）时发起切换循环，输出比较器（comp1）将vout_islow信号跳闸（trip）到逻辑高。vout_islow信号被提供给重置主导SR锁存器（sr1），其锁存vout_islow_latch信号。当vout_islow_latch信号设置为逻辑高时，检测器块的使能信号（即，过零点检测和峰值电流检测）在处于轻输出负载条件时也跳闸为高，因为heavy_load_status=低。
[0024]当使能信号跳闸为高时，DC
‑
DC控件350等待使能稳定延迟（en_delay）以确保检测器块在导通高侧FET（hs_on=高）之前唤醒。当高侧FET导通时，电感器电流上升。当峰值电流检测器感测到电感器电流高于由ipeak_control<a:0>设置的值时，Ipeak信号跳闸为高，这然后关断高侧FET并导通低侧FET（hs_on=低，ls_on=高），从而使电感器电流减小。当电感器电流接近零时，过零点检测跳闸本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路，包括：控制器电路，其被配置为接收转换器的输出电压并且响应于输出负载的状态来调整所述转换器的切换频率；以及输出负载感测电路，其被配置为确定所述输出负载的所述状态且将峰值电流提供到所述控制器电路，其中所述输出负载感测电路包括：第一定时器，其被配置为响应于所述输出负载是重负载而向峰值电流控件提供延迟的第一信号；第二定时器，其被配置为响应于所述输出负载是轻负载而向所述峰值电流控件提供延迟的第二信号；以及所述峰值电流控件，其被配置为基于接收的第一信号和第二信号调整峰值电流并被配置为将所述峰值电流提供到所述控制器电路。2.根据权利要求1所述的电路，其中所述峰值电流控件被配置为响应于所述输出负载是重负载而递增所述峰值电流。3.根据权利要求1所述的电路，其中所述峰值电流控件被配置为响应于所述输出负载是轻负载而递减所述峰值电流。4.根据权利要求1所述的电路，其中所述峰值电流控件包括4位或更多位的峰值电流控件。5.根据权利要求1所述的电路，还包括功率级，所述功率级被配置为接收输入电压并将所述输入电压转换为不同于所述输入电压的输出电压。6.根据权利要求5所述的电路，其中所述控制器电路还包括第一锁存器电路，所述第一锁存器电路被配置为接收所述转换的输出电压并且响应于所述转换的输出电压大于参考电压而向所述输出负载感测电路的所述第一定时器提供锁存器电压。7.根据权利要求6所述的电路，其中所述控制器电路还包括峰值电流检测器，所述峰值电流检测器被配置为从所述输出负载感测电路的所述峰值电流控件接收所述峰值电流。8.根据权利要求7所述的电路，其中所述峰值电流检测器被进一步配置为基于所述峰值电流和所述输出电压大于所述参考电压而导通或关断所述功率级的第一晶体管。9.根据权利要求8所述的电路，其中所述控制器电路还包括：零电流检测器；以及第二锁存器电路，其被配置为接收零电流检测器输出和来自所述峰值电流检测器的所述峰值电流，以导通或关断所述功率级的第二晶体管。10.根据权利要求9所述的电路，其中所述第一锁存器电路和所述第二锁存器电路是重置主导SR锁存器电路。11.根据权利要求5所述的电路，其中所述功率级是DC
‑

【专利技术属性】
技术研发人员：崔宰源，申旦，B，
申请(专利权)人：辛纳普蒂克斯公司，
类型：发明
国别省市：