一种升压电路，包括：施加以输入电压的升压电容器；施加以升压电压的平滑电容器；放电ＭＯＳ晶体管，被构造成在升压操作时间段期间在放电操作中将所述升压电容器和所述平滑电容器相连接，以便在所述升压电容器中存储的电荷被放电至所述平滑电容器；以及充电ＭＯＳ晶体管，被构造成在升压操作时间段期间在充电操作中将输入电压施加到所述升压电容器，以便对所述充电电容器进行充电。所述充电ＭＯＳ晶体管的背栅和所述放电ＭＯＳ晶体管的背栅被连接到公共节点，并且在充电操作和放电操作期间所述公共节点被连接到不同的电压。
【技术实现步骤摘要】
本专利技术涉及一种升压电路。
技术介绍
在某些升压电路中，形成充电和放电P沟道MOS晶体管以使用作 为背栅的P型半导体层或P型半导体衬底中的N型阱。在这种类型的 升压电路中，对于每一个充电和放电P沟道MOS晶体管存在寄生双极 晶体管。提出一些建议，以提供一种升压电路，该升压电路能够通过 防止充电和放电P沟道MOS晶体管的寄生双极晶体管在升压操作时间 段(period)期间被导通而防止由于闩锁和电抗性电流引起的效率下降， 在该升压操作时间段期间，升压电容器被反复地充电和放电。然而，在向初始充电时间段和向备用(stand-by)时间段过渡期间， 不能防止基极电压降至低于每一个充电和放电P沟道MOS晶体管的寄 生双极晶体管的发射极电压，其中在初始充电时间段期间升压电容器和平滑电容器在开始升压操作之前利用输入电压充电，并且在备用时 间段期间升压操作停止并且升压电路和平滑电容器的电压降为零电 压。结果，寄生双极晶体管被不利地导通从而由于闩锁和电抗性电流 而导致效率降低。需要一种升压电路，它能够防止在向初始充电时间 段以及备用时间段过渡期间由于闩锁和电抗性电流而引起效率降低。在日本专利申请公开(JP-P2005-45934A)中描述了一种现有技术 升压电路。在该升压电路中，每一个充电和放电P沟道MOS晶体管具 有寄生双极晶体管。在下文中，将参考图1A、 1B和2描述这种现有技 术升压电路。将参考图1A和1B描述升压电路10的基本构造。升压电 路10包括电荷泵电路11，用于将从输入端VDC1供应的输入电压VIN升压到两倍电压；启动电路12，用于在开始升压操作之前利用输 入电压VIN对平滑电容器C2初始地充电；以及备用电路13，用于将在升压电容器Cl和平滑电容器C2中存储的电荷放电至地电压GND。电荷泵电路11具有升压电容器C1、平滑电容器C2、 P沟道MOS 晶体管Pl到P6。 Ql示出MOS晶体管Pl的寄生双极晶体管。Q2D和 Q2S是MOS晶体管P2的寄生双极晶体管。电平变换电路LS11和LS21 是用于转换输入逻辑信号的电压电平的电平移位电路。电平变换电路 LS11将电压GND的输入低电平和电压VCC的输入高电平分别地转换 成电压GND和电压VDC1。电平变换电路LS21将电压GND的低电平 和电压VCC的高电平分别地转换成电压GND和电压VDC2。 MOS晶 体管Pl和P2串联，并且MOS晶体管Pl的源极和MOS晶体管P2的 漏极被分别连接到输出端VDC2和输入端VDC1。升压电容器C1被连 接在用作电平变换电路LS11的输出的节点C1M和在MOS晶体管Pl 与P2之间的节点C1P之间。平滑电容器C2被连接在输出端VDC2和 地电压GND之间。MOS晶体管P5和P6用作用于将作为充电MOS晶体管的MOS 晶体管P2的背栅BGP2连接到MOS晶体管P2的源极和漏极中一个的 开关。MOS晶体管P5和P6以与MOS晶体管P2并联的方式串联连接， 并且MOS晶体管P5和P6的源极被共用连接，并且MOS晶体管P5 和P6的背栅被分别连接到源极。MOS晶体管P3和P4用作用于将作 为放电MOS晶体管的MOS晶体管Pl的背栅BGP1连接到MOS晶体 管Pl的源极和漏极中的一个的开关。MOS晶体管P3和P4的背栅被 分别地连接到源极，并且源极被连接到一起，并且MOS晶体管P3和 P4以与MOS晶体管Pl并联的方式串联连接。MOS晶体管P3和P4 的源极被连接到背栅BGP1。MOS晶体管Pl、 P4和P5的栅被直接连接到电平变换电路LS21 的输出，并且MOS晶体管P2、 P3和P6的栅通过反相器INV21被连接到电平变换电路LS21的输出。时钟信号CLK被连接到电平变换电 路LS21的输入并且通过反相器INVll连接到电平变换电路LSll的输 入。M0S晶体管P1、 P4、 P5和MOS晶体管P2、 P3、 P6响应于时钟 信号CLK被互补地导通/截止。启动电路12具有P沟道MOS晶体管P7。 Q7是MOS晶体管P7 的寄生双极晶体管。电平变换电路LS22转换输入逻辑信号的电压电平。 电平变换电路LS22将电压GND的输入低电平和电压VCC的输入高电 平分别地转换成电压GND和电压VDC2。 MOS晶体管P7的漏极被连 接到输入端VDC1并且MOS晶体管P7的源极被连接到输出端VDC2。 MOS晶体管P7的栅被连接到电平变换电路LS22的输出。启动信号 STA通过反相器INV12被连接到电平变换电路LS22的输入。通过将 启动信号STA设为高电平而将MOS晶体管P7导通。备用电路13具有N沟道MOS晶体管Nl和N2。 MOS晶体管Nl 的漏极被连接到输出端VDC2并且MOS晶体管Nl的源极被连接到地 电压GND。 MOS晶体管N2的漏极被连接到输入端VDC1并且MOS 晶体管N2的源极被连接到地电压GND。MOS晶体管Nl和N2的栅通 过反相器INV13被连接到备用信号STBYB。通过将备用信号STBYB 设为低电平而将MOS晶体管Nl和N2导通。在升压操作时间段中，反相器INVll、 INV12和INV13的电源电 压VCC被设为VCC《VIN。特别地，在升压操作时间段期间仅当 VCC=VIN的条件下操作的情形中，电平变换电路LSll可被省去。将参考图1A、 1B和2描述升压电路10的基本操作。基本操作时 间段包括初始充电时间段、升压操作时间段和备用时间段。在初始充 电时间段，输入电压VIN被从输入端VDC1供应并且被施加到升压电 容器Cl和平滑电容器C2以在开始升压操作之前对升压电容器Cl和 平滑电容器C2初始地充电。在升压操作时间段中，输入电压VIN被升压到两倍电压。在备用时间段中，升压操作停止并且在升压电容器Cl和平滑电容器C2中存储的电荷被放电至地电压GND。按照备用时间 段、初始充电时间段、升压操作时间段和备用时间段的顺序控制升压 电路10的一系列操作时间段，如图2所示。根据备用信号STBYB的 值，在升压电路10的外部控制供应到输入端VDC1的输入电压VIN。 当备用信号STBYB处于高电平时，输入电压VIN被供应到输入端 VDC1，并且当备用信号STBYB处于低电平时输入端VDC1被断开(不 供应任何电压)。首先，将描述升压操作时间段。在该时间段期间，被设为低电平 的启动信号STA被供应到启动电路12。由此，在升压操作时间段期间， MOS晶体管P7总是处于截止状态中，并且输入端VDC1从输出端 VDC2电气分离。被设为高电平的备用信号STBYB被供应到备用电路 13。由此，在升压操作时间段期间，MOS晶体管N1和N2处于截止状 态，并且输入端VDC1和输出端VDC2从地电压GND电气分离。当高 电平的时钟信号CLK被供应到电荷泵电路11时，电平变换电路LSll 的输出节点C1M处于地电压。而且，MOS晶体管P2、 P3和P6被导 通并且MOS晶体管Pl、 P4和P5被截止。此时，输入电压VIN通过 输入端VDC1被供应到升压电容器C1。即，MOS晶体管P2用作充电 MOS晶体管，并且执行升压电容器C1的充电操作。接着，当供应低电平的时钟信号CLK时，电平变换电路LS11的 输出节点C1M处于本文档来自技高网...
【技术保护点】
一种升压电路，包括： 升压电容器，向所述升压电容器施加有输入电压； 平滑电容器，向所述平滑电容器施加有升压电压； 放电ＭＯＳ晶体管，被构造成在升压操作时间段期间在放电操作中将所述升压电容器和所述平滑电容器相连接，以便所述升压电容器中存储的电荷被放电至所述平滑电容器；以及 充电ＭＯＳ晶体管，被构造成在所述升压操作时间段期间在充电操作中将所述输入电压施加到所述升压电容器，以便对所述充电电容器进行充电； 其中，所述充电ＭＯＳ晶体管的背栅和所述放电ＭＯＳ晶体管的背栅被连接到公共节点，并且 在所述充电操作和所述放电操作期间，所述公共节点被连接到不同的电压。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：大谷圭吾，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。