电容式感测NAND存储器的存储器阵列结构制造技术

本申请涉及电容式感测NAND存储器的存储器阵列结构。存储器单元阵列包含多个感测线，每个感测线具有在第二数据线和源极之间串联连接的相应多个通过门，并且具有电容耦合到其相应多个通过门的第一沟道的相应单元列结构子集，其中，对于所述多个感测线中的每个感测线，其相应单元列结构子集中的每个单元列结构连接到相应第一数据线子集中的相应第一数据线。线。线。

【技术实现步骤摘要】
电容式感测NAND存储器的存储器阵列结构
[0001]相关申请
[0002]本申请与以下有关：标题为“电容式感测NAND存储器(Capacitive Sense NAND Memory)”且于2020年12月4日提交的第17/111,729号美国专利申请；标题为“电容式感测NAND存储器中的感测线结构(Sense Line Structures in Capacitive Sense NAND Memory)”且于2020年12月4日提交的第17/111,751号美国专利申请；及标题为“电容式感测NAND存储器中的存取操作(Access Operations in Capacitive Sense NAND Memory)”且于2020年12月4日提交的第17/111,770号美国专利申请，每个所述申请共同转让且以全文引用的方式并入本文中，并且每个所述申请共享共同的公开内容。


[0003]本公开大体上涉及集成电路，并且具体地说，在一或多个实施例中，本公开涉及包含经串联连接存储器单元串的设备及其形成和操作方法。
背景技术
[000本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器单元阵列，其包括：多个第一数据线；第二数据线；源极；多个单元列结构，其中所述多个单元列结构中的每个单元列结构包括相应多个经串联连接非易失性存储器单元；多个感测线，其中所述多个感测线中的每个感测线包括在所述第二数据线和所述源极之间串联连接的相应多个通过门，其中其相应多个通过门中的每个通过门包括第一沟道、第二沟道、电容耦合到其第一沟道的第一控制栅极和电容耦合到其第二沟道的第二控制栅极，并且其中所述多个感测线的所述感测线的所述多个单元列结构的相应单元列结构子集中的每个单元列结构电容耦合到其相应多个通过门中的相应通过门的所述第一沟道；以及多个背侧栅极线，其中每个背侧栅极线连接到所述多个感测线中的每个感测线的所述相应多个通过门中的相应通过门的所述第二控制栅极；其中，对于所述多个感测线中的每个感测线，其相应单元列结构子集中的每个单元列结构连接到所述多个第一数据线的相应第一数据线子集中的相应第一数据线。2.根据权利要求1所述的存储器单元阵列，其中所述多个感测线中的第一感测线的所述多个第一数据线的所述相应第一数据线子集与第二感测线的所述多个第一数据线的所述相应第一数据线子集相互排斥。3.根据权利要求2所述的存储器单元阵列，其中所述多个感测线中的第三感测线的所述多个第一数据线的所述相应第一数据线子集不与所述第一感测线的所述多个第一数据线的所述相应第一数据线子集相互排斥。4.根据权利要求3所述的存储器单元阵列，其中所述第一感测线紧邻所述第二感测线，并且其中所述第二感测线在所述第三感测线和所述第一感测线之间。5.根据权利要求3所述的存储器单元阵列，其中所述多个感测线中的所述第三感测线的所述多个第一数据线的所述相应第一数据线子集中的至少一个第一数据线与所述第一感测线的所述多个第一数据线的所述相应第一数据线子集相互排斥。6.根据权利要求1所述的存储器单元阵列，其中所述多个感测线中的每个感测线的所述多个第一数据线的所述相应第一数据线子集与所述多个感测线中的每个其余感测线的所述多个第一数据线的所述相应第一数据线子集相互排斥。7.根据权利要求6所述的存储器单元阵列，其中所述多个背侧栅极线中的每个背侧栅极线正交于所述多个感测线中的每个感测线。8.一种存储器单元阵列，其包括：多个第一数据线；第二数据线；源极；多个单元列结构，其中所述多个单元列结构中的每个单元列结构包括相应多个经串联连接非易失性存储器单元；多个感测线，其中所述多个感测线中的每个感测线包括在所述第二数据线和所述源极之间串联连接的相应多个通过门，其中其相应多个通过门中的每个通过门包括第一沟道、
第二沟道、电容耦合到其第一沟道的第一控制栅极和电容耦合到其第二沟道的第二控制栅极，并且其中所述多个感测线的所述感测线的所述多个单元列结构的相应单元列结构子集中的每个单元列结构电容耦合到其相应多个通过门中的相应通过门的所述第一沟道；以及多个背侧栅极线，其中每个背侧栅极线连接到所述多个感测线中的每个感测线的所述相应多个通过门中的相应通过门的所述第二控制栅极；其中，对于所述多个感测线中的每个感测线，其相应单元列结构子集中的每个单元列结构连接到所述多个第一数据线的相应第一数据线子集中的相应第一数据线，且其中，对于所述多个感测线中的每个感测线，其相应第一数据线子集中的每个第一数据线仅连接到其相应单元列结构子集中的一个单元列结构。9.根据权利要求8所述的存储器单元阵列，其中所述多个背侧栅极线中的每个背侧栅极线不与所述多个感测线中的每个感测线正交。10.根据权利要求9所述的存储器单元阵列，其中所述多个感测线中的第一感测线的所述多个第一数据线的所述相应第一数据线子集与第二感测线的所述多个第一数据线的所述相应第一数据线子集相互排斥。11.根据权利要求10所述的存储器单元阵列，其中，对于所述多个感测线中的每个感测线，所述多个感测...

【专利技术属性】
技术研发人员：福住嘉晃，藤木润，田中秋二，吉田政史，西户雅信，蒲田佳彦，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：