【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。
[0004]目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(Contact Over Active Gate，COAG)工艺。与传统的栅极接...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，相邻所述栅极结构之间形成有电连接所述源漏掺杂层的底部源漏插塞，所述基底上形成有覆盖所述栅极结构的第一层间介质层，所述第一层间介质层中形成有露出所述底部源漏插塞的顶部的开口；第一刻蚀停止层，位于所述开口的侧壁；第二层间介质层，位于所述第一层间介质层、第一刻蚀停止层和底部源漏插塞的顶部；栅极插塞，贯穿相邻所述第一刻蚀停止层之间的所述第二层间介质层和第一层间介质层，所述栅极插塞的底部与所述栅极结构相连；顶部源漏插塞，贯穿相邻所述第一刻蚀停止层之间的所述第二层间介质层，所述顶部源漏插塞的底部与所述底部源漏插塞相连。2.如权利要求1所述的半导体结构，其特征在于，所述开口的侧壁相对于所述底部源漏插塞的侧壁凸出。3.如权利要求2所述的半导体结构，其特征在于，所述开口的底部高于所述栅极结构的顶部；所述半导体结构还包括：凹槽，位于所述开口和底部源漏插塞之间，所述凹槽的顶部与所述开口的底部相连通，且所述开口的侧壁和底部源漏插塞的侧壁相齐平；第二刻蚀停止层，位于所述凹槽中，所述第二刻蚀停止层和所述第一刻蚀停止层的材料相同；所述顶部源漏插塞还贯穿所述第二刻蚀停止层。4.如权利要求3所述的半导体结构，其特征在于，所述凹槽的底部低于或齐平于所述栅极结构的顶部。5.如权利要求3所述的半导体结构，其特征在于，所述凹槽的深度为5纳米至25纳米。6.如权利要求3所述的半导体结构，其特征在于，所述开口的深度为5纳米至40纳米。7.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：底部残余层，位于所述开口的底部并与所述第一刻蚀停止层相连；保护层，位于所述开口中并覆盖所述底部残余层，且所述保护层的顶部与所述第一刻蚀停止层的顶部齐平；所述顶部源漏插塞还贯穿所述保护层和底部残余层。8.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第三刻蚀停止层，位于所述栅极插塞露出的栅极结构顶部和第一层间介质层之间。9.如权利要求2所述的半导体结构，其特征在于，所述开口的侧壁相对于所述底部源漏插塞的侧壁凸出的尺寸为2纳米至10纳米。10.如权利要求1所述的半导体结构，其特征在于，以平行于所述基底表面且垂直于所述栅极结构侧壁的方向为横向，所述第一刻蚀停止层的横向尺寸为2纳米至10纳米。11.如权利要求1所述的半导体结构，其特征在于，所述第一刻蚀停止层的材料包括氮化硅、碳化硅、碳氧化硅或碳纳化硅中的一种或多种。12.如权利要求7所述的半导体结构，其特征在于，所述保护层的材料包括氧化硅。13.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂
层，相邻所述栅极结构之间形成有电连接所述源漏掺杂层的底部源漏插塞，所述基底上形成有覆盖所述栅极结构的第一层间介质层，所述第一层间介质层中形成有露出所述底部源漏插塞顶部的开口；在所述开口的侧壁形成第一刻蚀停止层；形成覆盖所述第一层间介质层、第一刻蚀停止层和底部源漏插塞的第二层间介质层；刻蚀所述第二层间介质层和第一层间介质层，在相邻所述第一刻蚀停止层之间形成露出所述栅极结...
【专利技术属性】
技术研发人员：郑春生，甘露，张华，张文广，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。